mirror of
https://github.com/u-boot/u-boot.git
synced 2025-04-16 09:54:35 +00:00
imx: imx8mp: Add support for Polyhex Debix Model A SBC
Add support for the Polyhex Debix Model A SBC board. It is an industrial grade single board computer based on NXP's i.MX 8M Plus. Currently supported interfaces are: - Serial console - Micro SD - eQOS and FEC Ethernet imx8mp-debix-model-a.dts is taken from Linux 6.3. Signed-off-by: Gilles Talis <gilles.talis@gmail.com> Reviewed-by: Peng Fan <peng.fan@nxp.com>
This commit is contained in:
Gilles Talis
Fabio Estevam
parent
595b8be3af
commit
994a51d9ac
13 changed files with 2893 additions and 0 deletions
|
|
@ -1104,6 +1104,7 @@ dtb-$(CONFIG_ARCH_IMX8M) += \
|
||||||
imx8mp-dhcom-som-overlay-eth1xfast.dtbo \
|
imx8mp-dhcom-som-overlay-eth1xfast.dtbo \
|
||||||
imx8mp-dhcom-som-overlay-eth2xfast.dtbo \
|
imx8mp-dhcom-som-overlay-eth2xfast.dtbo \
|
||||||
imx8mp-dhcom-pdk-overlay-eth2xfast.dtbo \
|
imx8mp-dhcom-pdk-overlay-eth2xfast.dtbo \
|
||||||
|
imx8mp-debix-model-a.dtb \
|
||||||
imx8mp-dhcom-pdk2.dtb \
|
imx8mp-dhcom-pdk2.dtb \
|
||||||
imx8mp-dhcom-pdk3.dtb \
|
imx8mp-dhcom-pdk3.dtb \
|
||||||
imx8mp-dhcom-pdk3-overlay-rev100.dtbo \
|
imx8mp-dhcom-pdk3-overlay-rev100.dtbo \
|
||||||
|
|
|
||||||
141
arch/arm/dts/imx8mp-debix-model-a-u-boot.dtsi
Normal file
141
arch/arm/dts/imx8mp-debix-model-a-u-boot.dtsi
Normal file
|
|
@ -0,0 +1,141 @@
|
||||||
|
// SPDX-License-Identifier: GPL-2.0+
|
||||||
|
/*
|
||||||
|
* Copyright 2019, 2021 NXP
|
||||||
|
* Copyright 2023 Gilles Talis <gilles.talis@gmail.com>
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include "imx8mp-u-boot.dtsi"
|
||||||
|
|
||||||
|
/ {
|
||||||
|
wdt-reboot {
|
||||||
|
compatible = "wdt-reboot";
|
||||||
|
wdt = <&wdog1>;
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
firmware {
|
||||||
|
optee {
|
||||||
|
compatible = "linaro,optee-tz";
|
||||||
|
method = "smc";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&crypto {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
ðphy0 {
|
||||||
|
reset-gpios = <&gpio4 18 GPIO_ACTIVE_LOW>;
|
||||||
|
reset-delay-us = <15000>;
|
||||||
|
reset-post-delay-us = <100000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&fec {
|
||||||
|
phy-reset-gpios = <&gpio4 19 GPIO_ACTIVE_LOW>;
|
||||||
|
phy-reset-duration = <15>;
|
||||||
|
phy-reset-post-delay = <100>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&gpio1 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&gpio2 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&gpio3 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&gpio4 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&gpio5 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&i2c1 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_i2c1 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_pmic {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_uart2 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_usdhc2_gpio {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_usdhc2 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_usdhc3 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pinctrl_wdog {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pmic {
|
||||||
|
bootph-pre-ram;
|
||||||
|
|
||||||
|
regulators {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
®_usdhc2_vmmc {
|
||||||
|
u-boot,off-on-delay-us = <20000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
®_usdhc2_vmmc {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&uart2 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&sec_jr0 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&sec_jr1 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&sec_jr2 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&usdhc1 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
|
|
||||||
|
&usdhc2 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
sd-uhs-sdr104;
|
||||||
|
sd-uhs-ddr50;
|
||||||
|
};
|
||||||
|
|
||||||
|
&usdhc3 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
mmc-hs400-1_8v;
|
||||||
|
mmc-hs400-enhanced-strobe;
|
||||||
|
};
|
||||||
|
|
||||||
|
&wdog1 {
|
||||||
|
bootph-pre-ram;
|
||||||
|
};
|
||||||
507
arch/arm/dts/imx8mp-debix-model-a.dts
Normal file
507
arch/arm/dts/imx8mp-debix-model-a.dts
Normal file
|
|
@ -0,0 +1,507 @@
|
||||||
|
// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
|
||||||
|
/*
|
||||||
|
* Copyright 2019 NXP
|
||||||
|
* Copyright 2022 Ideas on Board Oy
|
||||||
|
*/
|
||||||
|
|
||||||
|
/dts-v1/;
|
||||||
|
|
||||||
|
#include <dt-bindings/gpio/gpio.h>
|
||||||
|
#include <dt-bindings/leds/common.h>
|
||||||
|
#include <dt-bindings/usb/pd.h>
|
||||||
|
|
||||||
|
#include "imx8mp.dtsi"
|
||||||
|
|
||||||
|
/ {
|
||||||
|
model = "Polyhex Debix Model A i.MX8MPlus board";
|
||||||
|
compatible = "polyhex,imx8mp-debix-model-a", "polyhex,imx8mp-debix", "fsl,imx8mp";
|
||||||
|
|
||||||
|
chosen {
|
||||||
|
stdout-path = &uart2;
|
||||||
|
};
|
||||||
|
|
||||||
|
leds {
|
||||||
|
compatible = "gpio-leds";
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_gpio_led>;
|
||||||
|
|
||||||
|
led-0 {
|
||||||
|
function = LED_FUNCTION_POWER;
|
||||||
|
color = <LED_COLOR_ID_RED>;
|
||||||
|
gpios = <&gpio3 16 GPIO_ACTIVE_HIGH>;
|
||||||
|
default-state = "on";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
reg_usdhc2_vmmc: regulator-usdhc2 {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_reg_usdhc2_vmmc>;
|
||||||
|
regulator-name = "VSD_3V3";
|
||||||
|
regulator-min-microvolt = <3300000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
gpio = <&gpio2 19 GPIO_ACTIVE_HIGH>;
|
||||||
|
enable-active-high;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&A53_0 {
|
||||||
|
cpu-supply = <&buck2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&A53_1 {
|
||||||
|
cpu-supply = <&buck2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&A53_2 {
|
||||||
|
cpu-supply = <&buck2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&A53_3 {
|
||||||
|
cpu-supply = <&buck2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&eqos {
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_eqos>;
|
||||||
|
phy-connection-type = "rgmii-id";
|
||||||
|
phy-handle = <ðphy0>;
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
mdio {
|
||||||
|
compatible = "snps,dwmac-mdio";
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
ethphy0: ethernet-phy@0 { /* RTL8211E */
|
||||||
|
compatible = "ethernet-phy-ieee802.3-c22";
|
||||||
|
reg = <0>;
|
||||||
|
reset-gpios = <&gpio4 18 GPIO_ACTIVE_LOW>;
|
||||||
|
reset-assert-us = <20>;
|
||||||
|
reset-deassert-us = <200000>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&i2c1 {
|
||||||
|
clock-frequency = <400000>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_i2c1>;
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
pmic: pmic@25 {
|
||||||
|
compatible = "nxp,pca9450c";
|
||||||
|
reg = <0x25>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_pmic>;
|
||||||
|
interrupt-parent = <&gpio1>;
|
||||||
|
interrupts = <3 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
|
||||||
|
regulators {
|
||||||
|
buck1: BUCK1 {
|
||||||
|
regulator-name = "BUCK1";
|
||||||
|
regulator-min-microvolt = <600000>;
|
||||||
|
regulator-max-microvolt = <2187500>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
regulator-ramp-delay = <3125>;
|
||||||
|
};
|
||||||
|
|
||||||
|
buck2: BUCK2 {
|
||||||
|
regulator-name = "BUCK2";
|
||||||
|
regulator-min-microvolt = <600000>;
|
||||||
|
regulator-max-microvolt = <2187500>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
regulator-ramp-delay = <3125>;
|
||||||
|
nxp,dvs-run-voltage = <950000>;
|
||||||
|
nxp,dvs-standby-voltage = <850000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
buck4: BUCK4{
|
||||||
|
regulator-name = "BUCK4";
|
||||||
|
regulator-min-microvolt = <600000>;
|
||||||
|
regulator-max-microvolt = <3400000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
buck5: BUCK5{
|
||||||
|
regulator-name = "BUCK5";
|
||||||
|
regulator-min-microvolt = <600000>;
|
||||||
|
regulator-max-microvolt = <3400000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
buck6: BUCK6 {
|
||||||
|
regulator-name = "BUCK6";
|
||||||
|
regulator-min-microvolt = <600000>;
|
||||||
|
regulator-max-microvolt = <3400000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
ldo1: LDO1 {
|
||||||
|
regulator-name = "LDO1";
|
||||||
|
regulator-min-microvolt = <1600000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
ldo2: LDO2 {
|
||||||
|
regulator-name = "LDO2";
|
||||||
|
regulator-min-microvolt = <800000>;
|
||||||
|
regulator-max-microvolt = <1150000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
ldo3: LDO3 {
|
||||||
|
regulator-name = "LDO3";
|
||||||
|
regulator-min-microvolt = <800000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
ldo4: LDO4 {
|
||||||
|
regulator-name = "LDO4";
|
||||||
|
regulator-min-microvolt = <800000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
ldo5: LDO5 {
|
||||||
|
regulator-name = "LDO5";
|
||||||
|
regulator-min-microvolt = <1800000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
regulator-boot-on;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&i2c2 {
|
||||||
|
clock-frequency = <100000>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_i2c2>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&i2c3 {
|
||||||
|
clock-frequency = <400000>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_i2c3>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&i2c4 {
|
||||||
|
clock-frequency = <100000>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_i2c4>;
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
eeprom@50 {
|
||||||
|
compatible = "atmel,24c02";
|
||||||
|
reg = <0x50>;
|
||||||
|
pagesize = <16>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rtc@51 {
|
||||||
|
compatible = "haoyu,hym8563";
|
||||||
|
reg = <0x51>;
|
||||||
|
#clock-cells = <0>;
|
||||||
|
clock-frequency = <32768>;
|
||||||
|
clock-output-names = "xin32k";
|
||||||
|
interrupt-parent = <&gpio2>;
|
||||||
|
interrupts = <11 IRQ_TYPE_EDGE_FALLING>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_rtc_int>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&i2c6 {
|
||||||
|
clock-frequency = <400000>;
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_i2c6>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&snvs_pwrkey {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&uart2 {
|
||||||
|
/* console */
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_uart2>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&uart3 {
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_uart3>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&uart4 {
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_uart4>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
/* SD Card */
|
||||||
|
&usdhc2 {
|
||||||
|
pinctrl-names = "default", "state_100mhz", "state_200mhz";
|
||||||
|
pinctrl-0 = <&pinctrl_usdhc2>, <&pinctrl_usdhc2_gpio>;
|
||||||
|
pinctrl-1 = <&pinctrl_usdhc2_100mhz>, <&pinctrl_usdhc2_gpio>;
|
||||||
|
pinctrl-2 = <&pinctrl_usdhc2_200mhz>, <&pinctrl_usdhc2_gpio>;
|
||||||
|
cd-gpios = <&gpio2 12 GPIO_ACTIVE_LOW>;
|
||||||
|
vmmc-supply = <®_usdhc2_vmmc>;
|
||||||
|
bus-width = <4>;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
/* eMMC */
|
||||||
|
&usdhc3 {
|
||||||
|
assigned-clocks = <&clk IMX8MP_CLK_USDHC3>;
|
||||||
|
assigned-clock-rates = <400000000>;
|
||||||
|
pinctrl-names = "default", "state_100mhz", "state_200mhz";
|
||||||
|
pinctrl-0 = <&pinctrl_usdhc3>;
|
||||||
|
pinctrl-1 = <&pinctrl_usdhc3_100mhz>;
|
||||||
|
pinctrl-2 = <&pinctrl_usdhc3_200mhz>;
|
||||||
|
bus-width = <8>;
|
||||||
|
non-removable;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&wdog1 {
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pinctrl_wdog>;
|
||||||
|
fsl,ext-reset-output;
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&iomuxc {
|
||||||
|
pinctrl_eqos: eqosgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_ENET_MDC__ENET_QOS_MDC 0x3
|
||||||
|
MX8MP_IOMUXC_ENET_MDIO__ENET_QOS_MDIO 0x3
|
||||||
|
MX8MP_IOMUXC_ENET_RD0__ENET_QOS_RGMII_RD0 0x91
|
||||||
|
MX8MP_IOMUXC_ENET_RD1__ENET_QOS_RGMII_RD1 0x91
|
||||||
|
MX8MP_IOMUXC_ENET_RD2__ENET_QOS_RGMII_RD2 0x91
|
||||||
|
MX8MP_IOMUXC_ENET_RD3__ENET_QOS_RGMII_RD3 0x91
|
||||||
|
MX8MP_IOMUXC_ENET_RXC__CCM_ENET_QOS_CLOCK_GENERATE_RX_CLK 0x91
|
||||||
|
MX8MP_IOMUXC_ENET_RX_CTL__ENET_QOS_RGMII_RX_CTL 0x91
|
||||||
|
MX8MP_IOMUXC_ENET_TD0__ENET_QOS_RGMII_TD0 0x1f
|
||||||
|
MX8MP_IOMUXC_ENET_TD1__ENET_QOS_RGMII_TD1 0x1f
|
||||||
|
MX8MP_IOMUXC_ENET_TD2__ENET_QOS_RGMII_TD2 0x1f
|
||||||
|
MX8MP_IOMUXC_ENET_TD3__ENET_QOS_RGMII_TD3 0x1f
|
||||||
|
MX8MP_IOMUXC_ENET_TX_CTL__ENET_QOS_RGMII_TX_CTL 0x1f
|
||||||
|
MX8MP_IOMUXC_ENET_TXC__CCM_ENET_QOS_CLOCK_GENERATE_TX_CLK 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_RXFS__ENET1_1588_EVENT0_IN 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_RXC__ENET1_1588_EVENT0_OUT 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD6__GPIO4_IO18 0x19
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_fec: fecgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD2__ENET1_MDC 0x3
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD3__ENET1_MDIO 0x3
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD4__ENET1_RGMII_RD0 0x91
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD5__ENET1_RGMII_RD1 0x91
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD6__ENET1_RGMII_RD2 0x91
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD7__ENET1_RGMII_RD3 0x91
|
||||||
|
MX8MP_IOMUXC_SAI1_TXC__ENET1_RGMII_RXC 0x91
|
||||||
|
MX8MP_IOMUXC_SAI1_TXFS__ENET1_RGMII_RX_CTL 0x91
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD0__ENET1_RGMII_TD0 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD1__ENET1_RGMII_TD1 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD2__ENET1_RGMII_TD2 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD3__ENET1_RGMII_TD3 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD4__ENET1_RGMII_TX_CTL 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD5__ENET1_RGMII_TXC 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD1__ENET1_1588_EVENT1_OUT 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_RXD0__ENET1_1588_EVENT1_IN 0x1f
|
||||||
|
MX8MP_IOMUXC_SAI1_TXD7__GPIO4_IO19 0x19
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_gpio_led: gpioledgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_NAND_READY_B__GPIO3_IO16 0x19
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_i2c1: i2c1grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_I2C1_SCL__I2C1_SCL 0x400001c2
|
||||||
|
MX8MP_IOMUXC_I2C1_SDA__I2C1_SDA 0x400001c2
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_i2c2: i2c2grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_I2C2_SCL__I2C2_SCL 0x400001c2
|
||||||
|
MX8MP_IOMUXC_I2C2_SDA__I2C2_SDA 0x400001c2
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_i2c3: i2c3grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_I2C3_SCL__I2C3_SCL 0x400001c2
|
||||||
|
MX8MP_IOMUXC_I2C3_SDA__I2C3_SDA 0x400001c2
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_i2c4: i2c4grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_I2C4_SCL__I2C4_SCL 0x400001c3
|
||||||
|
MX8MP_IOMUXC_I2C4_SDA__I2C4_SDA 0x400001c3
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_i2c6: i2c6grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SAI5_RXFS__I2C6_SCL 0x400001c3
|
||||||
|
MX8MP_IOMUXC_SAI5_RXC__I2C6_SDA 0x400001c3
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_pmic: pmicirqgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_GPIO1_IO03__GPIO1_IO03 0x41
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_reg_usdhc2_vmmc: regusdhc2vmmcgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SD2_RESET_B__GPIO2_IO19 0x41
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_rtc_int: rtcintgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SD1_STROBE__GPIO2_IO11 0x140
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_uart2: uart2grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_UART2_RXD__UART2_DCE_RX 0x14f
|
||||||
|
MX8MP_IOMUXC_UART2_TXD__UART2_DCE_TX 0x14f
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_uart3: uart3grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_UART3_RXD__UART3_DCE_RX 0x49
|
||||||
|
MX8MP_IOMUXC_UART3_TXD__UART3_DCE_TX 0x49
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_uart4: uart4grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_UART4_RXD__UART4_DCE_RX 0x49
|
||||||
|
MX8MP_IOMUXC_UART4_TXD__UART4_DCE_TX 0x49
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc2: usdhc2grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SD2_CLK__USDHC2_CLK 0x190
|
||||||
|
MX8MP_IOMUXC_SD2_CMD__USDHC2_CMD 0x1d0
|
||||||
|
MX8MP_IOMUXC_SD2_DATA0__USDHC2_DATA0 0x1d0
|
||||||
|
MX8MP_IOMUXC_SD2_DATA1__USDHC2_DATA1 0x1d0
|
||||||
|
MX8MP_IOMUXC_SD2_DATA2__USDHC2_DATA2 0x1d0
|
||||||
|
MX8MP_IOMUXC_SD2_DATA3__USDHC2_DATA3 0x1d0
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc2_100mhz: usdhc2-100mhzgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SD2_CLK__USDHC2_CLK 0x194
|
||||||
|
MX8MP_IOMUXC_SD2_CMD__USDHC2_CMD 0x1d4
|
||||||
|
MX8MP_IOMUXC_SD2_DATA0__USDHC2_DATA0 0x1d4
|
||||||
|
MX8MP_IOMUXC_SD2_DATA1__USDHC2_DATA1 0x1d4
|
||||||
|
MX8MP_IOMUXC_SD2_DATA2__USDHC2_DATA2 0x1d4
|
||||||
|
MX8MP_IOMUXC_SD2_DATA3__USDHC2_DATA3 0x1d4
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc2_200mhz: usdhc2-200mhzgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SD2_CLK__USDHC2_CLK 0x196
|
||||||
|
MX8MP_IOMUXC_SD2_CMD__USDHC2_CMD 0x1d6
|
||||||
|
MX8MP_IOMUXC_SD2_DATA0__USDHC2_DATA0 0x1d6
|
||||||
|
MX8MP_IOMUXC_SD2_DATA1__USDHC2_DATA1 0x1d6
|
||||||
|
MX8MP_IOMUXC_SD2_DATA2__USDHC2_DATA2 0x1d6
|
||||||
|
MX8MP_IOMUXC_SD2_DATA3__USDHC2_DATA3 0x1d6
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc2_gpio: usdhc2gpiogrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_SD2_CD_B__GPIO2_IO12 0x1c4
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc3: usdhc3grp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_NAND_WE_B__USDHC3_CLK 0x190
|
||||||
|
MX8MP_IOMUXC_NAND_WP_B__USDHC3_CMD 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_DATA04__USDHC3_DATA0 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_DATA05__USDHC3_DATA1 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_DATA06__USDHC3_DATA2 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_DATA07__USDHC3_DATA3 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_RE_B__USDHC3_DATA4 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_CE2_B__USDHC3_DATA5 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_CE3_B__USDHC3_DATA6 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_CLE__USDHC3_DATA7 0x1d0
|
||||||
|
MX8MP_IOMUXC_NAND_CE1_B__USDHC3_STROBE 0x190
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc3_100mhz: usdhc3-100mhzgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_NAND_WE_B__USDHC3_CLK 0x194
|
||||||
|
MX8MP_IOMUXC_NAND_WP_B__USDHC3_CMD 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_DATA04__USDHC3_DATA0 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_DATA05__USDHC3_DATA1 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_DATA06__USDHC3_DATA2 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_DATA07__USDHC3_DATA3 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_RE_B__USDHC3_DATA4 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_CE2_B__USDHC3_DATA5 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_CE3_B__USDHC3_DATA6 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_CLE__USDHC3_DATA7 0x1d4
|
||||||
|
MX8MP_IOMUXC_NAND_CE1_B__USDHC3_STROBE 0x194
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_usdhc3_200mhz: usdhc3-200mhzgrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_NAND_WE_B__USDHC3_CLK 0x196
|
||||||
|
MX8MP_IOMUXC_NAND_WP_B__USDHC3_CMD 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_DATA04__USDHC3_DATA0 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_DATA05__USDHC3_DATA1 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_DATA06__USDHC3_DATA2 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_DATA07__USDHC3_DATA3 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_RE_B__USDHC3_DATA4 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_CE2_B__USDHC3_DATA5 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_CE3_B__USDHC3_DATA6 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_CLE__USDHC3_DATA7 0x1d6
|
||||||
|
MX8MP_IOMUXC_NAND_CE1_B__USDHC3_STROBE 0x196
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinctrl_wdog: wdoggrp {
|
||||||
|
fsl,pins = <
|
||||||
|
MX8MP_IOMUXC_GPIO1_IO02__WDOG1_WDOG_B 0xc6
|
||||||
|
>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
|
@ -199,6 +199,13 @@ config TARGET_IMX8MP_BEACON
|
||||||
select ARCH_MISC_INIT
|
select ARCH_MISC_INIT
|
||||||
select SPL_CRYPTO if SPL
|
select SPL_CRYPTO if SPL
|
||||||
|
|
||||||
|
config TARGET_IMX8MP_DEBIX_MODEL_A
|
||||||
|
bool "Polyhex i.MX8M Plus Debix Model A SBC"
|
||||||
|
select BINMAN
|
||||||
|
select IMX8MP
|
||||||
|
select IMX8M_LPDDR4
|
||||||
|
select SUPPORT_SPL
|
||||||
|
|
||||||
config TARGET_IMX8MP_DH_DHCOM_PDK2
|
config TARGET_IMX8MP_DH_DHCOM_PDK2
|
||||||
bool "DH electronics DHCOM Premium Developer Kit (2) i.MX8M Plus"
|
bool "DH electronics DHCOM Premium Developer Kit (2) i.MX8M Plus"
|
||||||
select BINMAN
|
select BINMAN
|
||||||
|
|
@ -384,6 +391,7 @@ source "board/msc/sm2s_imx8mp/Kconfig"
|
||||||
source "board/mntre/imx8mq_reform2/Kconfig"
|
source "board/mntre/imx8mq_reform2/Kconfig"
|
||||||
source "board/phytec/phycore_imx8mm/Kconfig"
|
source "board/phytec/phycore_imx8mm/Kconfig"
|
||||||
source "board/phytec/phycore_imx8mp/Kconfig"
|
source "board/phytec/phycore_imx8mp/Kconfig"
|
||||||
|
source "board/polyhex/imx8mp_debix_model_a/Kconfig"
|
||||||
source "board/purism/librem5/Kconfig"
|
source "board/purism/librem5/Kconfig"
|
||||||
source "board/ronetix/imx8mq-cm/Kconfig"
|
source "board/ronetix/imx8mq-cm/Kconfig"
|
||||||
source "board/technexion/pico-imx8mq/Kconfig"
|
source "board/technexion/pico-imx8mq/Kconfig"
|
||||||
|
|
|
||||||
15
board/polyhex/imx8mp_debix_model_a/Kconfig
Normal file
15
board/polyhex/imx8mp_debix_model_a/Kconfig
Normal file
|
|
@ -0,0 +1,15 @@
|
||||||
|
if TARGET_IMX8MP_DEBIX_MODEL_A
|
||||||
|
|
||||||
|
config SYS_BOARD
|
||||||
|
default "imx8mp_debix_model_a"
|
||||||
|
|
||||||
|
config SYS_VENDOR
|
||||||
|
default "polyhex"
|
||||||
|
|
||||||
|
config SYS_CONFIG_NAME
|
||||||
|
default "imx8mp_debix_model_a"
|
||||||
|
|
||||||
|
config IMX_CONFIG
|
||||||
|
default "board/polyhex/imx8mp_debix_model_a/imximage-8mp-lpddr4.cfg"
|
||||||
|
|
||||||
|
endif
|
||||||
8
board/polyhex/imx8mp_debix_model_a/MAINTAINERS
Normal file
8
board/polyhex/imx8mp_debix_model_a/MAINTAINERS
Normal file
|
|
@ -0,0 +1,8 @@
|
||||||
|
DEBIX MODEL A BOARD (i.MX8M Plus)
|
||||||
|
M: Gilles Talis <gilles.talis@gmail.com>
|
||||||
|
S: Maintained
|
||||||
|
F: arch/arm/dts/imx8mp-debix-model-a.dts
|
||||||
|
F: arch/arm/dts/imx8mp-debix-model-a-u-boot.dtsi
|
||||||
|
F: board/polyhex/imx8mp_debix_model_a/
|
||||||
|
F: include/configs/imx8mp_debix_model_a.h
|
||||||
|
F: configs/imx8mp_debix_model_a_defconfig
|
||||||
13
board/polyhex/imx8mp_debix_model_a/Makefile
Normal file
13
board/polyhex/imx8mp_debix_model_a/Makefile
Normal file
|
|
@ -0,0 +1,13 @@
|
||||||
|
#
|
||||||
|
# Copyright 2019 NXP
|
||||||
|
# Copyright 2023 Gilles Talis <gilles.talis@gmail.com>
|
||||||
|
#
|
||||||
|
# SPDX-License-Identifier: GPL-2.0+
|
||||||
|
#
|
||||||
|
|
||||||
|
obj-y += imx8mp_debix_model_a.o
|
||||||
|
|
||||||
|
ifdef CONFIG_SPL_BUILD
|
||||||
|
obj-y += spl.o
|
||||||
|
obj-$(CONFIG_IMX8M_LPDDR4) += lpddr4_timing.o
|
||||||
|
endif
|
||||||
55
board/polyhex/imx8mp_debix_model_a/imx8mp_debix_model_a.c
Normal file
55
board/polyhex/imx8mp_debix_model_a/imx8mp_debix_model_a.c
Normal file
|
|
@ -0,0 +1,55 @@
|
||||||
|
// SPDX-License-Identifier: GPL-2.0+
|
||||||
|
/*
|
||||||
|
* Copyright 2019 NXP
|
||||||
|
* Copyright 2023 Gilles Talis <gilles.talis@gmail.com>
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <asm-generic/gpio.h>
|
||||||
|
#include <asm/arch/clock.h>
|
||||||
|
#include <asm/arch/imx8mp_pins.h>
|
||||||
|
#include <asm/arch/sys_proto.h>
|
||||||
|
#include <asm/global_data.h>
|
||||||
|
#include <asm/mach-imx/gpio.h>
|
||||||
|
#include <asm/mach-imx/iomux-v3.h>
|
||||||
|
#include <common.h>
|
||||||
|
#include <env.h>
|
||||||
|
#include <errno.h>
|
||||||
|
#include <init.h>
|
||||||
|
#include <linux/delay.h>
|
||||||
|
#include <miiphy.h>
|
||||||
|
#include <netdev.h>
|
||||||
|
|
||||||
|
DECLARE_GLOBAL_DATA_PTR;
|
||||||
|
|
||||||
|
static void setup_fec(void)
|
||||||
|
{
|
||||||
|
struct iomuxc_gpr_base_regs *gpr =
|
||||||
|
(struct iomuxc_gpr_base_regs *)IOMUXC_GPR_BASE_ADDR;
|
||||||
|
|
||||||
|
/* Enable RGMII TX clk output */
|
||||||
|
setbits_le32(&gpr->gpr[1], BIT(22));
|
||||||
|
}
|
||||||
|
|
||||||
|
#if CONFIG_IS_ENABLED(NET)
|
||||||
|
int board_phy_config(struct phy_device *phydev)
|
||||||
|
{
|
||||||
|
if (phydev->drv->config)
|
||||||
|
phydev->drv->config(phydev);
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
#endif
|
||||||
|
|
||||||
|
int board_init(void)
|
||||||
|
{
|
||||||
|
int ret = 0;
|
||||||
|
|
||||||
|
if (IS_ENABLED(CONFIG_FEC_MXC))
|
||||||
|
setup_fec();
|
||||||
|
|
||||||
|
return ret;
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_late_init(void)
|
||||||
|
{
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
@ -0,0 +1,9 @@
|
||||||
|
/* SPDX-License-Identifier: GPL-2.0+ */
|
||||||
|
/*
|
||||||
|
* Copyright 2021, 2023 NXP
|
||||||
|
*/
|
||||||
|
|
||||||
|
|
||||||
|
ROM_VERSION v2
|
||||||
|
BOOT_FROM sd
|
||||||
|
LOADER u-boot-spl-ddr.bin 0x920000
|
||||||
1843
board/polyhex/imx8mp_debix_model_a/lpddr4_timing.c
Normal file
1843
board/polyhex/imx8mp_debix_model_a/lpddr4_timing.c
Normal file
File diff suppressed because it is too large
Load diff
129
board/polyhex/imx8mp_debix_model_a/spl.c
Normal file
129
board/polyhex/imx8mp_debix_model_a/spl.c
Normal file
|
|
@ -0,0 +1,129 @@
|
||||||
|
// SPDX-License-Identifier: GPL-2.0-or-later
|
||||||
|
/*
|
||||||
|
* Copyright 2018-2019, 2021 NXP
|
||||||
|
* Copyright 2023 Gilles Talis <gilles.talis@gmail.com>
|
||||||
|
*/
|
||||||
|
|
||||||
|
#include <asm/arch/clock.h>
|
||||||
|
#include <asm/arch/ddr.h>
|
||||||
|
#include <asm/arch/imx8mp_pins.h>
|
||||||
|
#include <asm/arch/sys_proto.h>
|
||||||
|
#include <asm/global_data.h>
|
||||||
|
#include <asm/mach-imx/boot_mode.h>
|
||||||
|
#include <asm/sections.h>
|
||||||
|
#include <common.h>
|
||||||
|
#include <dm/device.h>
|
||||||
|
#include <dm/uclass.h>
|
||||||
|
#include <hang.h>
|
||||||
|
#include <init.h>
|
||||||
|
#include <log.h>
|
||||||
|
#include <power/pca9450.h>
|
||||||
|
#include <power/pmic.h>
|
||||||
|
#include <spl.h>
|
||||||
|
|
||||||
|
DECLARE_GLOBAL_DATA_PTR;
|
||||||
|
|
||||||
|
int spl_board_boot_device(enum boot_device boot_dev_spl)
|
||||||
|
{
|
||||||
|
return BOOT_DEVICE_BOOTROM;
|
||||||
|
}
|
||||||
|
|
||||||
|
void spl_dram_init(void)
|
||||||
|
{
|
||||||
|
ddr_init(&dram_timing);
|
||||||
|
}
|
||||||
|
|
||||||
|
void spl_board_init(void)
|
||||||
|
{
|
||||||
|
/*
|
||||||
|
* Set GIC clock to 500Mhz for OD VDD_SOC. Kernel driver does
|
||||||
|
* not allow to change it. Should set the clock after PMIC
|
||||||
|
* setting done. Default is 400Mhz (system_pll1_800m with div = 2)
|
||||||
|
* set by ROM for ND VDD_SOC
|
||||||
|
*/
|
||||||
|
clock_enable(CCGR_GIC, 0);
|
||||||
|
clock_set_target_val(GIC_CLK_ROOT, CLK_ROOT_ON | CLK_ROOT_SOURCE_SEL(5));
|
||||||
|
clock_enable(CCGR_GIC, 1);
|
||||||
|
|
||||||
|
puts("Normal Boot\n");
|
||||||
|
}
|
||||||
|
|
||||||
|
static int power_init_board(void)
|
||||||
|
{
|
||||||
|
struct udevice *dev;
|
||||||
|
int ret;
|
||||||
|
|
||||||
|
ret = pmic_get("pmic@25", &dev);
|
||||||
|
if (ret == -ENODEV) {
|
||||||
|
puts("Failed to get PMIC\n");
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
if (ret != 0)
|
||||||
|
return ret;
|
||||||
|
|
||||||
|
/* BUCKxOUT_DVS0/1 control BUCK123 output. */
|
||||||
|
pmic_reg_write(dev, PCA9450_BUCK123_DVS, 0x29);
|
||||||
|
|
||||||
|
/* Increase VDD_SOC to typical value 0.95V before first DRAM access. */
|
||||||
|
if (IS_ENABLED(CONFIG_IMX8M_VDD_SOC_850MV))
|
||||||
|
/* Set DVS0 to 0.85V for special case. */
|
||||||
|
pmic_reg_write(dev, PCA9450_BUCK1OUT_DVS0, 0x14);
|
||||||
|
else
|
||||||
|
pmic_reg_write(dev, PCA9450_BUCK1OUT_DVS0, 0x1c);
|
||||||
|
|
||||||
|
/* Set DVS1 to 0.85v for suspend. */
|
||||||
|
pmic_reg_write(dev, PCA9450_BUCK1OUT_DVS1, 0x14);
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Enable DVS control through PMIC_STBY_REQ and
|
||||||
|
* set B1_ENMODE=1 (ON by PMIC_ON_REQ=H).
|
||||||
|
*/
|
||||||
|
pmic_reg_write(dev, PCA9450_BUCK1CTRL, 0x59);
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Kernel uses OD/OD frequency for SoC.
|
||||||
|
* To avoid timing risk from SoC to ARM,
|
||||||
|
* increase VDD_ARM to OD voltage 0.95V
|
||||||
|
*/
|
||||||
|
pmic_reg_write(dev, PCA9450_BUCK2OUT_DVS0, 0x1C);
|
||||||
|
|
||||||
|
return 0;
|
||||||
|
}
|
||||||
|
|
||||||
|
int board_fit_config_name_match(const char *name)
|
||||||
|
{
|
||||||
|
if (is_imx8mp() &&
|
||||||
|
!strcmp(name, "imx8mp-debix-model-a"))
|
||||||
|
return 0;
|
||||||
|
|
||||||
|
return -1;
|
||||||
|
}
|
||||||
|
|
||||||
|
void board_init_f(ulong dummy)
|
||||||
|
{
|
||||||
|
int ret;
|
||||||
|
|
||||||
|
arch_cpu_init();
|
||||||
|
|
||||||
|
init_uart_clk(1);
|
||||||
|
|
||||||
|
/* Clear the BSS. */
|
||||||
|
memset(__bss_start, 0, __bss_end - __bss_start);
|
||||||
|
|
||||||
|
ret = spl_init();
|
||||||
|
if (ret) {
|
||||||
|
debug("spl_init() failed: %d\n", ret);
|
||||||
|
hang();
|
||||||
|
}
|
||||||
|
|
||||||
|
preloader_console_init();
|
||||||
|
|
||||||
|
enable_tzc380();
|
||||||
|
|
||||||
|
power_init_board();
|
||||||
|
|
||||||
|
/* DDR initialization */
|
||||||
|
spl_dram_init();
|
||||||
|
|
||||||
|
board_init_r(NULL, 0);
|
||||||
|
}
|
||||||
110
configs/imx8mp_debix_model_a_defconfig
Normal file
110
configs/imx8mp_debix_model_a_defconfig
Normal file
|
|
@ -0,0 +1,110 @@
|
||||||
|
CONFIG_ARM=y
|
||||||
|
CONFIG_ARCH_IMX8M=y
|
||||||
|
CONFIG_TEXT_BASE=0x40200000
|
||||||
|
CONFIG_SYS_MALLOC_LEN=0x2000000
|
||||||
|
CONFIG_SPL_GPIO=y
|
||||||
|
CONFIG_SPL_LIBCOMMON_SUPPORT=y
|
||||||
|
CONFIG_SPL_LIBGENERIC_SUPPORT=y
|
||||||
|
CONFIG_ENV_SIZE=0x1000
|
||||||
|
CONFIG_ENV_OFFSET=0x400000
|
||||||
|
CONFIG_DM_GPIO=y
|
||||||
|
CONFIG_DEFAULT_DEVICE_TREE="imx8mp-debix-model-a"
|
||||||
|
CONFIG_SPL_TEXT_BASE=0x920000
|
||||||
|
CONFIG_TARGET_IMX8MP_DEBIX_MODEL_A=y
|
||||||
|
CONFIG_SYS_PROMPT="u-boot=> "
|
||||||
|
CONFIG_SPL_MMC=y
|
||||||
|
CONFIG_SPL_SERIAL=y
|
||||||
|
CONFIG_SPL_DRIVERS_MISC=y
|
||||||
|
CONFIG_SPL_STACK=0x960000
|
||||||
|
CONFIG_SPL=y
|
||||||
|
CONFIG_SPL_IMX_ROMAPI_LOADADDR=0x48000000
|
||||||
|
CONFIG_SYS_LOAD_ADDR=0x40480000
|
||||||
|
CONFIG_SYS_MONITOR_LEN=524288
|
||||||
|
CONFIG_FIT=y
|
||||||
|
CONFIG_FIT_EXTERNAL_OFFSET=0x3000
|
||||||
|
CONFIG_SPL_LOAD_FIT=y
|
||||||
|
CONFIG_OF_SYSTEM_SETUP=y
|
||||||
|
CONFIG_DISTRO_DEFAULTS=y
|
||||||
|
CONFIG_DEFAULT_FDT_FILE="imx8mp-debix-model-a.dtb"
|
||||||
|
CONFIG_BOARD_LATE_INIT=y
|
||||||
|
CONFIG_SPL_MAX_SIZE=0x26000
|
||||||
|
CONFIG_SPL_HAS_BSS_LINKER_SECTION=y
|
||||||
|
CONFIG_SPL_BSS_START_ADDR=0x98fc00
|
||||||
|
CONFIG_SPL_BSS_MAX_SIZE=0x400
|
||||||
|
CONFIG_SPL_BOARD_INIT=y
|
||||||
|
CONFIG_SPL_BOOTROM_SUPPORT=y
|
||||||
|
CONFIG_SPL_SYS_MALLOC_SIMPLE=y
|
||||||
|
# CONFIG_SPL_SHARES_INIT_SP_ADDR is not set
|
||||||
|
CONFIG_SYS_SPL_MALLOC=y
|
||||||
|
CONFIG_HAS_CUSTOM_SPL_MALLOC_START=y
|
||||||
|
CONFIG_CUSTOM_SYS_SPL_MALLOC_ADDR=0x42200000
|
||||||
|
CONFIG_SYS_SPL_MALLOC_SIZE=0x80000
|
||||||
|
CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_USE_SECTOR=y
|
||||||
|
CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_SECTOR=0x300
|
||||||
|
CONFIG_SPL_I2C=y
|
||||||
|
CONFIG_SPL_POWER=y
|
||||||
|
CONFIG_SPL_WATCHDOG=y
|
||||||
|
CONFIG_SYS_MAXARGS=64
|
||||||
|
CONFIG_SYS_CBSIZE=2048
|
||||||
|
CONFIG_SYS_PBSIZE=2074
|
||||||
|
CONFIG_SYS_BOOTM_LEN=0x2000000
|
||||||
|
# CONFIG_CMD_EXPORTENV is not set
|
||||||
|
# CONFIG_CMD_IMPORTENV is not set
|
||||||
|
# CONFIG_CMD_CRC32 is not set
|
||||||
|
CONFIG_CMD_CLK=y
|
||||||
|
CONFIG_CMD_FUSE=y
|
||||||
|
CONFIG_CMD_GPIO=y
|
||||||
|
CONFIG_CMD_I2C=y
|
||||||
|
CONFIG_CMD_MMC=y
|
||||||
|
CONFIG_CMD_CACHE=y
|
||||||
|
CONFIG_CMD_REGULATOR=y
|
||||||
|
CONFIG_CMD_EXT4_WRITE=y
|
||||||
|
CONFIG_OF_CONTROL=y
|
||||||
|
CONFIG_SPL_OF_CONTROL=y
|
||||||
|
CONFIG_ENV_OVERWRITE=y
|
||||||
|
CONFIG_ENV_IS_IN_MMC=y
|
||||||
|
CONFIG_SYS_RELOC_GD_ENV_ADDR=y
|
||||||
|
CONFIG_SYS_MMC_ENV_DEV=1
|
||||||
|
CONFIG_ENV_VARS_UBOOT_RUNTIME_CONFIG=y
|
||||||
|
CONFIG_USE_ETHPRIME=y
|
||||||
|
CONFIG_ETHPRIME="eth1"
|
||||||
|
CONFIG_SPL_DM=y
|
||||||
|
CONFIG_CLK_COMPOSITE_CCF=y
|
||||||
|
CONFIG_CLK_IMX8MP=y
|
||||||
|
CONFIG_MXC_GPIO=y
|
||||||
|
CONFIG_DM_I2C=y
|
||||||
|
CONFIG_LED=y
|
||||||
|
CONFIG_LED_GPIO=y
|
||||||
|
CONFIG_SUPPORT_EMMC_BOOT=y
|
||||||
|
CONFIG_MMC_IO_VOLTAGE=y
|
||||||
|
CONFIG_MMC_UHS_SUPPORT=y
|
||||||
|
CONFIG_MMC_HS400_ES_SUPPORT=y
|
||||||
|
CONFIG_MMC_HS400_SUPPORT=y
|
||||||
|
CONFIG_FSL_USDHC=y
|
||||||
|
CONFIG_PHY_REALTEK=y
|
||||||
|
CONFIG_DM_ETH_PHY=y
|
||||||
|
CONFIG_PHY_GIGE=y
|
||||||
|
CONFIG_DWC_ETH_QOS=y
|
||||||
|
CONFIG_DWC_ETH_QOS_IMX=y
|
||||||
|
CONFIG_FEC_MXC=y
|
||||||
|
CONFIG_MII=y
|
||||||
|
CONFIG_PINCTRL=y
|
||||||
|
CONFIG_SPL_PINCTRL=y
|
||||||
|
CONFIG_PINCTRL_IMX8M=y
|
||||||
|
CONFIG_DM_PMIC=y
|
||||||
|
CONFIG_DM_PMIC_PCA9450=y
|
||||||
|
CONFIG_SPL_DM_PMIC_PCA9450=y
|
||||||
|
CONFIG_DM_REGULATOR=y
|
||||||
|
CONFIG_SPL_DM_REGULATOR=y
|
||||||
|
CONFIG_DM_REGULATOR_PCA9450=y
|
||||||
|
CONFIG_SPL_DM_REGULATOR_PCA9450=y
|
||||||
|
CONFIG_DM_REGULATOR_FIXED=y
|
||||||
|
CONFIG_DM_REGULATOR_GPIO=y
|
||||||
|
# CONFIG_SPL_POWER_I2C=y
|
||||||
|
CONFIG_DM_SERIAL=y
|
||||||
|
CONFIG_MXC_UART=y
|
||||||
|
CONFIG_SYSRESET=y
|
||||||
|
CONFIG_SPL_SYSRESET=y
|
||||||
|
CONFIG_SYSRESET_PSCI=y
|
||||||
|
CONFIG_SYSRESET_WATCHDOG=y
|
||||||
|
CONFIG_IMX_WATCHDOG=y
|
||||||
54
include/configs/imx8mp_debix_model_a.h
Normal file
54
include/configs/imx8mp_debix_model_a.h
Normal file
|
|
@ -0,0 +1,54 @@
|
||||||
|
/* SPDX-License-Identifier: GPL-2.0+ */
|
||||||
|
/*
|
||||||
|
* Copyright 2019 NXP
|
||||||
|
* Copyright 2023 Gilles Talis <gilles.talis@gmail.com>
|
||||||
|
*/
|
||||||
|
|
||||||
|
#ifndef __IMX8MP_DEBIX_MODEL_A_H
|
||||||
|
#define __IMX8MP_DEBIX_MODEL_A_H
|
||||||
|
|
||||||
|
#include <linux/sizes.h>
|
||||||
|
#include <linux/stringify.h>
|
||||||
|
#include <asm/arch/imx-regs.h>
|
||||||
|
|
||||||
|
#define CFG_SYS_UBOOT_BASE (QSPI0_AMBA_BASE + CONFIG_SYS_MMCSD_RAW_MODE_U_BOOT_SECTOR * 512)
|
||||||
|
|
||||||
|
#if defined(CONFIG_CMD_NET)
|
||||||
|
#define CFG_FEC_MXC_PHYADDR 1
|
||||||
|
|
||||||
|
#define PHY_ANEG_TIMEOUT 20000
|
||||||
|
|
||||||
|
#endif
|
||||||
|
|
||||||
|
#define BOOT_TARGET_DEVICES(func) \
|
||||||
|
func(MMC, mmc, 1) \
|
||||||
|
func(MMC, mmc, 2)
|
||||||
|
|
||||||
|
#include <config_distro_bootcmd.h>
|
||||||
|
|
||||||
|
/* Initial environment variables */
|
||||||
|
#define CFG_EXTRA_ENV_SETTINGS \
|
||||||
|
BOOTENV \
|
||||||
|
"scriptaddr=" __stringify(CONFIG_SYS_LOAD_ADDR) "\0" \
|
||||||
|
"kernel_addr_r=" __stringify(CONFIG_SYS_LOAD_ADDR) "\0" \
|
||||||
|
"image=Image\0" \
|
||||||
|
"console=ttymxc1,115200 earlycon=ec_imx6q,0x30890000,115200\0" \
|
||||||
|
"fdt_addr_r=0x43000000\0" \
|
||||||
|
"boot_fdt=try\0" \
|
||||||
|
"fdtfile=" CONFIG_DEFAULT_FDT_FILE "\0" \
|
||||||
|
"initrd_addr=0x43800000\0" \
|
||||||
|
"bootm_size=0x10000000\0" \
|
||||||
|
"mmcpart=1\0" \
|
||||||
|
"mmcroot=/dev/mmcblk1p2 rootwait rw\0" \
|
||||||
|
|
||||||
|
/* Link Definitions */
|
||||||
|
|
||||||
|
#define CFG_SYS_INIT_RAM_ADDR 0x40000000
|
||||||
|
#define CFG_SYS_INIT_RAM_SIZE 0x80000
|
||||||
|
|
||||||
|
/* 2GB DDR */
|
||||||
|
#define CFG_SYS_SDRAM_BASE 0x40000000
|
||||||
|
#define PHYS_SDRAM 0x40000000
|
||||||
|
#define PHYS_SDRAM_SIZE 0x80000000 /* 2 GB */
|
||||||
|
|
||||||
|
#endif
|
||||||
Loading…
Add table
Reference in a new issue