mirror of
https://github.com/u-boot/u-boot.git
synced 2025-04-19 03:15:00 +00:00
arm: dts: k3-j721s2|am68: Migrate to OF_UPSTREAM
Use OF_UPSTREAM to pull Linux DT from dts/ tree Signed-off-by: Manorit Chawdhry <m-chawdhry@ti.com>
This commit is contained in:
Manorit Chawdhry
Tom Rini
parent
a96be9b8c0
commit
90e5a61976
15 changed files with 23 additions and 4717 deletions
|
|
@ -1331,9 +1331,7 @@ dtb-$(CONFIG_SOC_K3_J721E) += k3-j721e-common-proc-board.dtb \
|
||||||
k3-j721e-beagleboneai64.dtb \
|
k3-j721e-beagleboneai64.dtb \
|
||||||
k3-j721e-r5-beagleboneai64.dtb
|
k3-j721e-r5-beagleboneai64.dtb
|
||||||
|
|
||||||
dtb-$(CONFIG_SOC_K3_J721S2) += k3-am68-sk-base-board.dtb\
|
dtb-$(CONFIG_SOC_K3_J721S2) += k3-am68-sk-r5-base-board.dtb\
|
||||||
k3-am68-sk-r5-base-board.dtb\
|
|
||||||
k3-j721s2-common-proc-board.dtb\
|
|
||||||
k3-j721s2-r5-common-proc-board.dtb
|
k3-j721s2-r5-common-proc-board.dtb
|
||||||
|
|
||||||
dtb-$(CONFIG_SOC_K3_J784S4) += k3-am69-r5-sk.dtb \
|
dtb-$(CONFIG_SOC_K3_J784S4) += k3-am69-r5-sk.dtb \
|
||||||
|
|
|
||||||
|
|
@ -19,10 +19,14 @@
|
||||||
|
|
||||||
&cbass_mcu_wakeup {
|
&cbass_mcu_wakeup {
|
||||||
bootph-all;
|
bootph-all;
|
||||||
|
};
|
||||||
|
|
||||||
chipid@43000014 {
|
&wkup_conf {
|
||||||
bootph-all;
|
bootph-all;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&chipid {
|
||||||
|
bootph-all;
|
||||||
};
|
};
|
||||||
|
|
||||||
&mcu_navss {
|
&mcu_navss {
|
||||||
|
|
@ -34,14 +38,6 @@
|
||||||
};
|
};
|
||||||
|
|
||||||
&mcu_udmap {
|
&mcu_udmap {
|
||||||
reg = <0x0 0x285c0000 0x0 0x100>,
|
|
||||||
<0x0 0x284c0000 0x0 0x4000>,
|
|
||||||
<0x0 0x2a800000 0x0 0x40000>,
|
|
||||||
<0x0 0x284a0000 0x0 0x4000>,
|
|
||||||
<0x0 0x2aa00000 0x0 0x40000>,
|
|
||||||
<0x0 0x28400000 0x0 0x2000>;
|
|
||||||
reg-names = "gcfg", "rchan", "rchanrt", "tchan",
|
|
||||||
"tchanrt", "rflow";
|
|
||||||
bootph-all;
|
bootph-all;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
|
@ -132,7 +128,7 @@
|
||||||
|
|
||||||
#ifdef CONFIG_TARGET_J721S2_A72_EVM
|
#ifdef CONFIG_TARGET_J721S2_A72_EVM
|
||||||
|
|
||||||
#define SPL_AM68_SK_DTB "spl/dts/k3-am68-sk-base-board.dtb"
|
#define SPL_AM68_SK_DTB "spl/dts/ti/k3-am68-sk-base-board.dtb"
|
||||||
#define AM68_SK_DTB "u-boot.dtb"
|
#define AM68_SK_DTB "u-boot.dtb"
|
||||||
|
|
||||||
&spl_j721s2_evm_dtb {
|
&spl_j721s2_evm_dtb {
|
||||||
|
|
|
||||||
|
|
@ -1,611 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2023 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*
|
|
||||||
* Base Board: https://www.ti.com/lit/zip/SPRR463
|
|
||||||
*/
|
|
||||||
|
|
||||||
/dts-v1/;
|
|
||||||
|
|
||||||
#include "k3-am68-sk-som.dtsi"
|
|
||||||
#include <dt-bindings/net/ti-dp83867.h>
|
|
||||||
#include <dt-bindings/phy/phy-cadence.h>
|
|
||||||
#include <dt-bindings/phy/phy.h>
|
|
||||||
|
|
||||||
#include "k3-serdes.h"
|
|
||||||
|
|
||||||
/ {
|
|
||||||
compatible = "ti,am68-sk", "ti,j721s2";
|
|
||||||
model = "Texas Instruments AM68 SK";
|
|
||||||
|
|
||||||
chosen {
|
|
||||||
stdout-path = "serial2:115200n8";
|
|
||||||
};
|
|
||||||
|
|
||||||
aliases {
|
|
||||||
serial0 = &wkup_uart0;
|
|
||||||
serial1 = &mcu_uart0;
|
|
||||||
serial2 = &main_uart8;
|
|
||||||
mmc1 = &main_sdhci1;
|
|
||||||
can0 = &mcu_mcan0;
|
|
||||||
can1 = &mcu_mcan1;
|
|
||||||
can2 = &main_mcan6;
|
|
||||||
can3 = &main_mcan7;
|
|
||||||
};
|
|
||||||
|
|
||||||
vusb_main: regulator-vusb-main5v0 {
|
|
||||||
/* USB MAIN INPUT 5V DC */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vusb-main5v0";
|
|
||||||
regulator-min-microvolt = <5000000>;
|
|
||||||
regulator-max-microvolt = <5000000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vsys_3v3: regulator-vsys3v3 {
|
|
||||||
/* Output of LM5141 */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vsys_3v3";
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
vin-supply = <&vusb_main>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_mmc1: regulator-sd {
|
|
||||||
/* Output of TPS22918 */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vdd_mmc1";
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
regulator-boot-on;
|
|
||||||
enable-active-high;
|
|
||||||
vin-supply = <&vsys_3v3>;
|
|
||||||
gpio = <&exp1 8 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_sd_dv: regulator-tlv71033 {
|
|
||||||
/* Output of TLV71033 */
|
|
||||||
compatible = "regulator-gpio";
|
|
||||||
regulator-name = "tlv71033";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&vdd_sd_dv_pins_default>;
|
|
||||||
regulator-min-microvolt = <1800000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
regulator-boot-on;
|
|
||||||
vin-supply = <&vsys_3v3>;
|
|
||||||
gpios = <&main_gpio0 49 GPIO_ACTIVE_HIGH>;
|
|
||||||
states = <1800000 0x0>,
|
|
||||||
<3300000 0x1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vsys_io_1v8: regulator-vsys-io-1v8 {
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vsys_io_1v8";
|
|
||||||
regulator-min-microvolt = <1800000>;
|
|
||||||
regulator-max-microvolt = <1800000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vsys_io_1v2: regulator-vsys-io-1v2 {
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vsys_io_1v2";
|
|
||||||
regulator-min-microvolt = <1200000>;
|
|
||||||
regulator-max-microvolt = <1200000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver1: can-phy0 {
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver2: can-phy1 {
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver3: can-phy2 {
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver4: can-phy3 {
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
connector-hdmi {
|
|
||||||
compatible = "hdmi-connector";
|
|
||||||
label = "hdmi";
|
|
||||||
type = "a";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&hdmi_hpd_pins_default>;
|
|
||||||
ddc-i2c-bus = <&mcu_i2c1>;
|
|
||||||
/* HDMI_HPD */
|
|
||||||
hpd-gpios = <&main_gpio0 0 GPIO_ACTIVE_HIGH>;
|
|
||||||
|
|
||||||
port {
|
|
||||||
hdmi_connector_in: endpoint {
|
|
||||||
remote-endpoint = <&tfp410_out>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
bridge-dvi {
|
|
||||||
compatible = "ti,tfp410";
|
|
||||||
/* HDMI_PDn */
|
|
||||||
powerdown-gpios = <&exp2 0 GPIO_ACTIVE_LOW>;
|
|
||||||
ti,deskew = <0>;
|
|
||||||
|
|
||||||
ports {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
port@0 {
|
|
||||||
reg = <0>;
|
|
||||||
|
|
||||||
tfp410_in: endpoint {
|
|
||||||
remote-endpoint = <&dpi_out0>;
|
|
||||||
pclk-sample = <1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
port@1 {
|
|
||||||
reg = <1>;
|
|
||||||
|
|
||||||
tfp410_out: endpoint {
|
|
||||||
remote-endpoint = <&hdmi_connector_in>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_pmx0 {
|
|
||||||
main_uart8_pins_default: main-uart8-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0d0, PIN_INPUT, 11) /* (AF26) SPI0_CS1.UART8_RXD */
|
|
||||||
J721S2_IOPAD(0x0d4, PIN_OUTPUT, 11) /* (AH27) SPI0_CLK.UART8_TXD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_i2c0_pins_default: main-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0e0, PIN_INPUT, 0) /* (AH25) I2C0_SCL */
|
|
||||||
J721S2_IOPAD(0x0e4, PIN_INPUT, 0) /* (AE24) I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mmc1_pins_default: main-mmc1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x104, PIN_INPUT, 0) /* (P23) MMC1_CLK */
|
|
||||||
J721S2_IOPAD(0x108, PIN_INPUT, 0) /* (N24) MMC1_CMD */
|
|
||||||
J721S2_IOPAD(0x0fc, PIN_INPUT, 0) /* (M23) MMC1_DAT0 */
|
|
||||||
J721S2_IOPAD(0x0f8, PIN_INPUT, 0) /* (P24) MMC1_DAT1 */
|
|
||||||
J721S2_IOPAD(0x0f4, PIN_INPUT, 0) /* (R24) MMC1_DAT2 */
|
|
||||||
J721S2_IOPAD(0x0f0, PIN_INPUT, 0) /* (R22) MMC1_DAT3 */
|
|
||||||
J721S2_IOPAD(0x0e8, PIN_INPUT, 8) /* (AE25) TIMER_IO0.MMC1_SDCD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_sd_dv_pins_default: vdd-sd-dv-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0c4, PIN_INPUT, 7) /* (AB26) ECAP0_IN_APWM_OUT.GPIO0_49 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_usbss0_pins_default: main-usbss0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0ec, PIN_OUTPUT, 6) /* (AG25) TIMER_IO1.USB0_DRVVBUS */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mcan6_pins_default: main-mcan6-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x098, PIN_INPUT, 0) /* (V25) MCASP0_AXR10.MCAN6_RX */
|
|
||||||
J721S2_IOPAD(0x094, PIN_INPUT, 0) /* (AA25) MCASP0_AXR9.MCAN6_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mcan7_pins_default: main-mcan7-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0a0, PIN_INPUT, 0) /* (AB25) MCASP0_AXR12.MCAN7_RX */
|
|
||||||
J721S2_IOPAD(0x09c, PIN_INPUT, 0) /* (T24) MCASP0_AXR11.MCAN7_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_i2c4_pins_default: main-i2c4-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x010, PIN_INPUT_PULLUP, 8) /* (AF28) MCAN13_RX.I2C4_SDA */
|
|
||||||
J721S2_IOPAD(0x014, PIN_INPUT_PULLUP, 8) /* (AD25) MCAN14_TX.I2C4_SCL */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
rpi_header_gpio0_pins_default: rpi-header-gpio0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0a8, PIN_INPUT, 7) /* (U24) MCASP0_AXR14.GPIO0_42 */
|
|
||||||
J721S2_IOPAD(0x090, PIN_INPUT, 7) /* (W24) MCASP0_AXR8.GPIO0_36 */
|
|
||||||
J721S2_IOPAD(0x0bc, PIN_INPUT, 7) /* (V28) MCASP1_AFSX.GPIO0_47 */
|
|
||||||
J721S2_IOPAD(0x06c, PIN_INPUT, 7) /* (V26) MCAN1_TX.GPIO0_27 */
|
|
||||||
J721S2_IOPAD(0x004, PIN_INPUT, 7) /* (W25) MCAN12_TX.GPIO0_1 */
|
|
||||||
J721S2_IOPAD(0x008, PIN_INPUT, 7) /* (AC24) MCAN12_RX.GPIO0_2 */
|
|
||||||
J721S2_IOPAD(0x0b8, PIN_INPUT, 7) /* (AA24) MCASP1_ACLKX.GPIO0_46 */
|
|
||||||
J721S2_IOPAD(0x00c, PIN_INPUT, 7) /* (AE28) MCAN13_TX.GPIO0_3 */
|
|
||||||
J721S2_IOPAD(0x034, PIN_INPUT, 7) /* (AD24) PMIC_WAKE0.GPIO0_13 */
|
|
||||||
J721S2_IOPAD(0x0a4, PIN_INPUT, 7) /* (T23) MCASP0_AXR13.GPIO0_41 */
|
|
||||||
J721S2_IOPAD(0x0c0, PIN_INPUT, 7) /* (T28) MCASP1_AXR0.GPIO0_48 */
|
|
||||||
J721S2_IOPAD(0x0b4, PIN_INPUT, 7) /* (U25) MCASP1_AXR4.GPIO0_45 */
|
|
||||||
J721S2_IOPAD(0x0cc, PIN_INPUT, 7) /* (AE27) SPI0_CS0.GPIO0_51 */
|
|
||||||
J721S2_IOPAD(0x08c, PIN_INPUT, 7) /* (T25) MCASP0_AXR7.GPIO0_35 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
dss_vout0_pins_default: dss-vout0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x074, PIN_OUTPUT, 2) /* (R28) MCAN2_TX.VOUT0_DATA0 */
|
|
||||||
J721S2_IOPAD(0x070, PIN_OUTPUT, 2) /* (R27) MCAN1_RX.VOUT0_DATA1 */
|
|
||||||
J721S2_IOPAD(0x04c, PIN_OUTPUT, 2) /* (V27) MCASP1_AXR1.VOUT0_DATA10 */
|
|
||||||
J721S2_IOPAD(0x048, PIN_OUTPUT, 2) /* (AB27) MCASP0_AXR2.VOUT0_DATA11 */
|
|
||||||
J721S2_IOPAD(0x044, PIN_OUTPUT, 2) /* (Y26) MCASP0_AXR1.VOUT0_DATA12 */
|
|
||||||
J721S2_IOPAD(0x040, PIN_OUTPUT, 2) /* (AC28) MCASP0_AXR0.VOUT0_DATA13 */
|
|
||||||
J721S2_IOPAD(0x03c, PIN_OUTPUT, 2) /* (U27) MCASP0_AFSX.VOUT0_DATA14 */
|
|
||||||
J721S2_IOPAD(0x038, PIN_OUTPUT, 2) /* (AB28) MCASP0_ACLKX.VOUT0_DATA15 */
|
|
||||||
J721S2_IOPAD(0x0c8, PIN_OUTPUT, 2) /* (AD28) EXT_REFCLK1.VOUT0_DATA16 */
|
|
||||||
J721S2_IOPAD(0x030, PIN_OUTPUT, 2) /* (T26) GPIO0_12.VOUT0_DATA17 */
|
|
||||||
J721S2_IOPAD(0x02c, PIN_OUTPUT, 2) /* (V23) GPIO0_11.VOUT0_DATA18 */
|
|
||||||
J721S2_IOPAD(0x028, PIN_OUTPUT, 2) /* (AB24) MCAN16_RX.VOUT0_DATA19 */
|
|
||||||
J721S2_IOPAD(0x07c, PIN_OUTPUT, 2) /* (T27) MCASP0_AXR3.VOUT0_DATA2 */
|
|
||||||
J721S2_IOPAD(0x024, PIN_OUTPUT, 2) /* (Y28) MCAN16_TX.VOUT0_DATA20 */
|
|
||||||
J721S2_IOPAD(0x020, PIN_OUTPUT, 2) /* (AA23) MCAN15_RX.VOUT0_DATA21 */
|
|
||||||
J721S2_IOPAD(0x01c, PIN_OUTPUT, 2) /* (Y24) MCAN15_TX.VOUT0_DATA22 */
|
|
||||||
J721S2_IOPAD(0x018, PIN_OUTPUT, 2) /* (W23) MCAN14_RX.VOUT0_DATA23 */
|
|
||||||
J721S2_IOPAD(0x068, PIN_OUTPUT, 2) /* (U28) MCAN0_RX.VOUT0_DATA3 */
|
|
||||||
J721S2_IOPAD(0x064, PIN_OUTPUT, 2) /* (W28) MCAN0_TX.VOUT0_DATA4 */
|
|
||||||
J721S2_IOPAD(0x060, PIN_OUTPUT, 2) /* (AC27) MCASP2_AXR1.VOUT0_DATA5 */
|
|
||||||
J721S2_IOPAD(0x05c, PIN_OUTPUT, 2) /* (AA26) MCASP2_AXR0.VOUT0_DATA6 */
|
|
||||||
J721S2_IOPAD(0x058, PIN_OUTPUT, 2) /* (AA27) MCASP2_AFSX.VOUT0_DATA7 */
|
|
||||||
J721S2_IOPAD(0x054, PIN_OUTPUT, 2) /* (Y27) MCASP2_ACLKX.VOUT0_DATA8 */
|
|
||||||
J721S2_IOPAD(0x050, PIN_OUTPUT, 2) /* (W27) MCASP1_AXR2.VOUT0_DATA9 */
|
|
||||||
J721S2_IOPAD(0x084, PIN_OUTPUT, 2) /* (AA28) MCASP0_AXR5.VOUT0_DE */
|
|
||||||
J721S2_IOPAD(0x080, PIN_OUTPUT, 2) /* (U26) MCASP0_AXR4.VOUT0_HSYNC */
|
|
||||||
J721S2_IOPAD(0x078, PIN_OUTPUT, 2) /* (Y25) MCAN2_RX.VOUT0_PCLK */
|
|
||||||
J721S2_IOPAD(0x088, PIN_OUTPUT, 2) /* (AD27) MCASP0_AXR6.VOUT0_VP0_VSYNC */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
hdmi_hpd_pins_default: hdmi-hpd-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x000, PIN_INPUT, 7) /* (AG24) EXTINTN.GPIO0_0 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx2 {
|
|
||||||
wkup_uart0_pins_default: wkup-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x070, PIN_INPUT, 0) /* (E25) WKUP_GPIO0_6.WKUP_UART0_CTSn */
|
|
||||||
J721S2_WKUP_IOPAD(0x074, PIN_OUTPUT, 0) /* (F28) WKUP_GPIO0_7.WKUP_UART0_RTSn */
|
|
||||||
J721S2_WKUP_IOPAD(0x048, PIN_INPUT, 0) /* (D28) WKUP_UART0_RXD */
|
|
||||||
J721S2_WKUP_IOPAD(0x04c, PIN_OUTPUT, 0) /* (D27) WKUP_UART0_TXD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_cpsw_pins_default: mcu-cpsw-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x02C, PIN_INPUT, 0) /* (B22) MCU_RGMII1_RD0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x028, PIN_INPUT, 0) /* (B21) MCU_RGMII1_RD1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x024, PIN_INPUT, 0) /* (C22) MCU_RGMII1_RD2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x020, PIN_INPUT, 0) /* (D23) MCU_RGMII1_RD3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x01C, PIN_INPUT, 0) /* (D22) MCU_RGMII1_RXC */
|
|
||||||
J721S2_WKUP_IOPAD(0x004, PIN_INPUT, 0) /* (E23) MCU_RGMII1_RX_CTL */
|
|
||||||
J721S2_WKUP_IOPAD(0x014, PIN_OUTPUT, 0) /* (F23) MCU_RGMII1_TD0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x010, PIN_OUTPUT, 0) /* (G22) MCU_RGMII1_TD1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x00C, PIN_OUTPUT, 0) /* (E21) MCU_RGMII1_TD2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x008, PIN_OUTPUT, 0) /* (E22) MCU_RGMII1_TD3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x018, PIN_OUTPUT, 0) /* (F21) MCU_RGMII1_TXC */
|
|
||||||
J721S2_WKUP_IOPAD(0x000, PIN_OUTPUT, 0) /* (F22) MCU_RGMII1_TX_CTL */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mdio_pins_default: mcu-mdio-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x034, PIN_OUTPUT, 0) /* (A21) MCU_MDIO0_MDC */
|
|
||||||
J721S2_WKUP_IOPAD(0x030, PIN_INPUT, 0) /* (A22) MCU_MDIO0_MDIO */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan0_pins_default: mcu-mcan0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x054, PIN_INPUT, 0) /* (E28) MCU_MCAN0_RX */
|
|
||||||
J721S2_WKUP_IOPAD(0x050, PIN_OUTPUT, 0) /* (E27) MCU_MCAN0_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan1_pins_default: mcu-mcan1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x06C, PIN_INPUT, 0) /* (F26) WKUP_GPIO0_5.MCU_MCAN1_RX */
|
|
||||||
J721S2_WKUP_IOPAD(0x068, PIN_OUTPUT, 0) /* (C23) WKUP_GPIO0_4.MCU_MCAN1_TX*/
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_i2c0_pins_default: mcu-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x0a0, PIN_INPUT, 0) /* (G24) MCU_I2C0_SCL */
|
|
||||||
J721S2_WKUP_IOPAD(0x0a4, PIN_INPUT, 0) /* (J25) MCU_I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_i2c1_pins_default: mcu-i2c1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x078, PIN_INPUT, 0) /* (F24) WKUP_GPIO0_8.MCU_I2C1_SCL */
|
|
||||||
J721S2_WKUP_IOPAD(0x07c, PIN_INPUT, 0) /* (H26) WKUP_GPIO0_9.MCU_I2C1_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_uart0_pins_default: mcu-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x08c, PIN_INPUT, 0) /* (C24) WKUP_GPIO0_13.MCU_UART0_RXD */
|
|
||||||
J721S2_WKUP_IOPAD(0x088, PIN_OUTPUT, 0) /* (C25) WKUP_GPIO0_12.MCU_UART0_TXD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_rpi_header_gpio0_pins0_default: mcu-rpi-header-gpio0-default-pins-0 {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x118, PIN_INPUT, 7) /* (G25) WKUP_GPIO0_66 */
|
|
||||||
J721S2_WKUP_IOPAD(0x05C, PIN_INPUT, 7) /* (E24) MCU_SPI1_D0.WKUP_GPIO0_1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x060, PIN_INPUT, 7) /* (C28) MCU_SPI1_D1.WKUP_GPIO0_2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x058, PIN_INPUT, 7) /* (D26) MCU_SPI1_CLK.WKUP_GPIO0_0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x094, PIN_INPUT, 7) /* (D25) MCU_SPI1_CS2.WKUP_GPIO0_15*/
|
|
||||||
J721S2_WKUP_IOPAD(0x0B8, PIN_INPUT, 7) /* (G27) WKUP_GPIO0_56 */
|
|
||||||
J721S2_WKUP_IOPAD(0x114, PIN_INPUT, 7) /* (J26) WKUP_GPIO0_57 */
|
|
||||||
J721S2_WKUP_IOPAD(0x11C, PIN_INPUT, 7) /* (J27) WKUP_GPIO0_67 */
|
|
||||||
J721S2_WKUP_IOPAD(0x064, PIN_INPUT, 7) /* (C27) MCU_SPI1_CS0.WKUP_GPIO0_3 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx3 {
|
|
||||||
mcu_rpi_header_gpio0_pins1_default: mcu-rpi-header-gpio0-default-pins-1 {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x000, PIN_INPUT, 7) /* (K26) WKUP_GPIO0_49 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_gpio0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&rpi_header_gpio0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_gpio0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_rpi_header_gpio0_pins0_default>, <&mcu_rpi_header_gpio0_pins1_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_uart0 {
|
|
||||||
status = "reserved";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_uart0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_uart0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_uart0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_uart8 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_uart8_pins_default>;
|
|
||||||
/* Shared with TFA on this platform */
|
|
||||||
power-domains = <&k3_pds 357 TI_SCI_PD_SHARED>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c0 {
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
exp1: gpio@21 {
|
|
||||||
compatible = "ti,tca6416";
|
|
||||||
reg = <0x21>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
gpio-line-names = " ", " ", " ", " ", " ",
|
|
||||||
"BOARDID_EEPROM_WP", "CAN_STB", " ",
|
|
||||||
"GPIO_uSD_PWR_EN", " ", "IO_EXP_PCIe1_M.2_RTSz",
|
|
||||||
"IO_EXP_MCU_RGMII_RST#", " ", " ", " ", " ";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c4 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_i2c4_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_i2c1 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_i2c1_pins_default>;
|
|
||||||
/* i2c1 is used for DVI DDC, so we need to use 100kHz */
|
|
||||||
clock-frequency = <100000>;
|
|
||||||
|
|
||||||
exp2: gpio@20 {
|
|
||||||
compatible = "ti,tca6408";
|
|
||||||
reg = <0x20>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
gpio-line-names = "HDMI_PDn","HDMI_LS_OE",
|
|
||||||
"DP0_3V3_EN","eDP_ENABLE";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_sdhci1 {
|
|
||||||
/* SD card */
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-0 = <&main_mmc1_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
disable-wp;
|
|
||||||
vmmc-supply = <&vdd_mmc1>;
|
|
||||||
vqmmc-supply = <&vdd_sd_dv>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_cpsw {
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_cpsw_pins_default>, <&mcu_mdio_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&davinci_mdio {
|
|
||||||
phy0: ethernet-phy@0 {
|
|
||||||
reg = <0>;
|
|
||||||
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
|
|
||||||
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
|
|
||||||
ti,min-output-impedance;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&cpsw_port1 {
|
|
||||||
phy-mode = "rgmii-rxid";
|
|
||||||
phy-handle = <&phy0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_mcan0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mcan0_pins_default>;
|
|
||||||
phys = <&transceiver1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_mcan1 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mcan1_pins_default>;
|
|
||||||
phys = <&transceiver2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_mcan6 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_mcan6_pins_default>;
|
|
||||||
phys = <&transceiver3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_mcan7 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_mcan7_pins_default>;
|
|
||||||
phys = <&transceiver4>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&dss {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&dss_vout0_pins_default>;
|
|
||||||
/*
|
|
||||||
* These clock assignments are chosen to enable the following outputs:
|
|
||||||
*
|
|
||||||
* VP0 - DisplayPort SST
|
|
||||||
* VP1 - DPI0
|
|
||||||
* VP2 - DSI
|
|
||||||
* VP3 - DPI1
|
|
||||||
*/
|
|
||||||
assigned-clocks = <&k3_clks 158 2>,
|
|
||||||
<&k3_clks 158 5>,
|
|
||||||
<&k3_clks 158 14>,
|
|
||||||
<&k3_clks 158 18>;
|
|
||||||
assigned-clock-parents = <&k3_clks 158 3>,
|
|
||||||
<&k3_clks 158 7>,
|
|
||||||
<&k3_clks 158 16>,
|
|
||||||
<&k3_clks 158 22>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&dss_ports {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
/* HDMI */
|
|
||||||
port@1 {
|
|
||||||
reg = <1>;
|
|
||||||
|
|
||||||
dpi_out0: endpoint {
|
|
||||||
remote-endpoint = <&tfp410_in>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes_ln_ctrl {
|
|
||||||
idle-states = <J721S2_SERDES0_LANE0_PCIE1_LANE0>, <J721S2_SERDES0_LANE1_PCIE1_LANE1>,
|
|
||||||
<J721S2_SERDES0_LANE2_USB_SWAP>, <J721S2_SERDES0_LANE3_USB>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes_refclk {
|
|
||||||
clock-frequency = <100000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes0 {
|
|
||||||
status = "okay";
|
|
||||||
|
|
||||||
serdes0_pcie_link: phy@0 {
|
|
||||||
reg = <0>;
|
|
||||||
cdns,num-lanes = <2>;
|
|
||||||
#phy-cells = <0>;
|
|
||||||
cdns,phy-type = <PHY_TYPE_PCIE>;
|
|
||||||
resets = <&serdes_wiz0 1>, <&serdes_wiz0 2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
serdes0_usb_link: phy@2 {
|
|
||||||
status = "okay";
|
|
||||||
reg = <2>;
|
|
||||||
cdns,num-lanes = <1>;
|
|
||||||
#phy-cells = <0>;
|
|
||||||
cdns,phy-type = <PHY_TYPE_USB3>;
|
|
||||||
resets = <&serdes_wiz0 3>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&pcie1_rc {
|
|
||||||
status = "okay";
|
|
||||||
reset-gpios = <&exp1 10 GPIO_ACTIVE_HIGH>;
|
|
||||||
phys = <&serdes0_pcie_link>;
|
|
||||||
phy-names = "pcie-phy";
|
|
||||||
num-lanes = <2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&usb_serdes_mux {
|
|
||||||
idle-states = <0>; /* USB0 to SERDES lane 2 */
|
|
||||||
};
|
|
||||||
|
|
||||||
&usbss0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-0 = <&main_usbss0_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
ti,vbus-divider;
|
|
||||||
};
|
|
||||||
|
|
||||||
&usb0 {
|
|
||||||
dr_mode = "host";
|
|
||||||
maximum-speed = "super-speed";
|
|
||||||
phys = <&serdes0_usb_link>;
|
|
||||||
phy-names = "cdns3,usb3-phy";
|
|
||||||
};
|
|
||||||
|
|
@ -1,259 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2023 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
/dts-v1/;
|
|
||||||
|
|
||||||
#include "k3-j721s2.dtsi"
|
|
||||||
#include <dt-bindings/gpio/gpio.h>
|
|
||||||
|
|
||||||
/ {
|
|
||||||
memory@80000000 {
|
|
||||||
device_type = "memory";
|
|
||||||
/* 16 GB RAM */
|
|
||||||
reg = <0x00 0x80000000 0x00 0x80000000>,
|
|
||||||
<0x08 0x80000000 0x03 0x80000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
reserved_memory: reserved-memory {
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges;
|
|
||||||
|
|
||||||
secure_ddr: optee@9e800000 {
|
|
||||||
reg = <0x00 0x9e800000 0x00 0x01800000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core0_dma_memory_region: r5f-dma-memory@a0000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa0000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core0_memory_region: r5f-memory@a0100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa0100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1_dma_memory_region: r5f-dma-memory@a1000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa1000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1_memory_region: r5f-memory@a1100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa1100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core0_dma_memory_region: r5f-dma-memory@a2000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa2000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core0_memory_region: r5f-memory@a2100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa2100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core1_dma_memory_region: r5f-dma-memory@a3000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa3000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core1_memory_region: r5f-memory@a3100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa3100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core0_dma_memory_region: r5f-dma-memory@a4000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa4000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core0_memory_region: r5f-memory@a4100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa4100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core1_dma_memory_region: r5f-dma-memory@a5000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa5000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core1_memory_region: r5f-memory@a5100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa5100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_0_dma_memory_region: c71-dma-memory@a6000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa6000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_0_memory_region: c71-memory@a6100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa6100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_1_dma_memory_region: c71-dma-memory@a7000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa7000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_1_memory_region: c71-memory@a7100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa7100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
rtos_ipc_memory_region: ipc-memories@a8000000 {
|
|
||||||
reg = <0x00 0xa8000000 0x00 0x01c00000>;
|
|
||||||
alignment = <0x1000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx2 {
|
|
||||||
wkup_i2c0_pins_default: wkup-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x098, PIN_INPUT, 0) /* (H24) WKUP_I2C0_SCL */
|
|
||||||
J721S2_WKUP_IOPAD(0x09c, PIN_INPUT, 0) /* (H27) WKUP_I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
eeprom@51 {
|
|
||||||
/* AT24C512C-MAHM-T */
|
|
||||||
compatible = "atmel,24c512";
|
|
||||||
reg = <0x51>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster0 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <436>;
|
|
||||||
mbox_mcu_r5fss0_core0: mbox-mcu-r5fss0-core0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_mcu_r5fss0_core1: mbox-mcu-r5fss0-core1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster1 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <432>;
|
|
||||||
mbox_main_r5fss0_core0: mbox-main-r5fss0-core0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_main_r5fss0_core1: mbox-main-r5fss0-core1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster2 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <428>;
|
|
||||||
mbox_main_r5fss1_core0: mbox-main-r5fss1-core0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_main_r5fss1_core1: mbox-main-r5fss1-core1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster4 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <420>;
|
|
||||||
mbox_c71_0: mbox-c71-0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_c71_1: mbox-c71-1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_r5fss0_core0 {
|
|
||||||
mboxes = <&mailbox0_cluster0>, <&mbox_mcu_r5fss0_core0>;
|
|
||||||
memory-region = <&mcu_r5fss0_core0_dma_memory_region>,
|
|
||||||
<&mcu_r5fss0_core0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_r5fss0_core1 {
|
|
||||||
mboxes = <&mailbox0_cluster0>, <&mbox_mcu_r5fss0_core1>;
|
|
||||||
memory-region = <&mcu_r5fss0_core1_dma_memory_region>,
|
|
||||||
<&mcu_r5fss0_core1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss0_core0 {
|
|
||||||
mboxes = <&mailbox0_cluster1>, <&mbox_main_r5fss0_core0>;
|
|
||||||
memory-region = <&main_r5fss0_core0_dma_memory_region>,
|
|
||||||
<&main_r5fss0_core0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss0_core1 {
|
|
||||||
mboxes = <&mailbox0_cluster1>, <&mbox_main_r5fss0_core1>;
|
|
||||||
memory-region = <&main_r5fss0_core1_dma_memory_region>,
|
|
||||||
<&main_r5fss0_core1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss1_core0 {
|
|
||||||
mboxes = <&mailbox0_cluster2>, <&mbox_main_r5fss1_core0>;
|
|
||||||
memory-region = <&main_r5fss1_core0_dma_memory_region>,
|
|
||||||
<&main_r5fss1_core0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss1_core1 {
|
|
||||||
mboxes = <&mailbox0_cluster2>, <&mbox_main_r5fss1_core1>;
|
|
||||||
memory-region = <&main_r5fss1_core1_dma_memory_region>,
|
|
||||||
<&main_r5fss1_core1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&c71_0 {
|
|
||||||
status = "okay";
|
|
||||||
mboxes = <&mailbox0_cluster4>, <&mbox_c71_0>;
|
|
||||||
memory-region = <&c71_0_dma_memory_region>,
|
|
||||||
<&c71_0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&c71_1 {
|
|
||||||
status = "okay";
|
|
||||||
mboxes = <&mailbox0_cluster4>, <&mbox_c71_1>;
|
|
||||||
memory-region = <&c71_1_dma_memory_region>,
|
|
||||||
<&c71_1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
@ -141,7 +141,7 @@
|
||||||
|
|
||||||
#ifdef CONFIG_TARGET_J721S2_A72_EVM
|
#ifdef CONFIG_TARGET_J721S2_A72_EVM
|
||||||
|
|
||||||
#define SPL_J721S2_EVM_DTB "spl/dts/k3-j721s2-common-proc-board.dtb"
|
#define SPL_J721S2_EVM_DTB "spl/dts/ti/k3-j721s2-common-proc-board.dtb"
|
||||||
#define J721S2_EVM_DTB "u-boot.dtb"
|
#define J721S2_EVM_DTB "u-boot.dtb"
|
||||||
|
|
||||||
&binman {
|
&binman {
|
||||||
|
|
|
||||||
|
|
@ -19,10 +19,14 @@
|
||||||
|
|
||||||
&cbass_mcu_wakeup {
|
&cbass_mcu_wakeup {
|
||||||
bootph-all;
|
bootph-all;
|
||||||
|
};
|
||||||
|
|
||||||
chipid@43000014 {
|
&wkup_conf {
|
||||||
bootph-all;
|
bootph-all;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&chipid {
|
||||||
|
bootph-all;
|
||||||
};
|
};
|
||||||
|
|
||||||
&mcu_navss {
|
&mcu_navss {
|
||||||
|
|
@ -34,14 +38,6 @@
|
||||||
};
|
};
|
||||||
|
|
||||||
&mcu_udmap {
|
&mcu_udmap {
|
||||||
reg = <0x0 0x285c0000 0x0 0x100>,
|
|
||||||
<0x0 0x284c0000 0x0 0x4000>,
|
|
||||||
<0x0 0x2a800000 0x0 0x40000>,
|
|
||||||
<0x0 0x284a0000 0x0 0x4000>,
|
|
||||||
<0x0 0x2aa00000 0x0 0x40000>,
|
|
||||||
<0x0 0x28400000 0x0 0x2000>;
|
|
||||||
reg-names = "gcfg", "rchan", "rchanrt", "tchan",
|
|
||||||
"tchanrt", "rflow";
|
|
||||||
bootph-all;
|
bootph-all;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
|
|
||||||
|
|
@ -1,504 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Copyright (C) 2021 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*
|
|
||||||
* Common Processor Board: https://www.ti.com/tool/J721EXCPXEVM
|
|
||||||
*/
|
|
||||||
|
|
||||||
/dts-v1/;
|
|
||||||
|
|
||||||
#include "k3-j721s2-som-p0.dtsi"
|
|
||||||
#include <dt-bindings/net/ti-dp83867.h>
|
|
||||||
#include <dt-bindings/phy/phy-cadence.h>
|
|
||||||
#include <dt-bindings/phy/phy.h>
|
|
||||||
|
|
||||||
#include "k3-serdes.h"
|
|
||||||
|
|
||||||
/ {
|
|
||||||
compatible = "ti,j721s2-evm", "ti,j721s2";
|
|
||||||
model = "Texas Instruments J721S2 EVM";
|
|
||||||
|
|
||||||
chosen {
|
|
||||||
stdout-path = "serial2:115200n8";
|
|
||||||
};
|
|
||||||
|
|
||||||
aliases {
|
|
||||||
serial1 = &mcu_uart0;
|
|
||||||
serial2 = &main_uart8;
|
|
||||||
mmc0 = &main_sdhci0;
|
|
||||||
mmc1 = &main_sdhci1;
|
|
||||||
can0 = &main_mcan16;
|
|
||||||
can1 = &mcu_mcan0;
|
|
||||||
can2 = &mcu_mcan1;
|
|
||||||
can3 = &main_mcan3;
|
|
||||||
can4 = &main_mcan5;
|
|
||||||
};
|
|
||||||
|
|
||||||
evm_12v0: fixedregulator-evm12v0 {
|
|
||||||
/* main supply */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "evm_12v0";
|
|
||||||
regulator-min-microvolt = <12000000>;
|
|
||||||
regulator-max-microvolt = <12000000>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vsys_3v3: fixedregulator-vsys3v3 {
|
|
||||||
/* Output of LM5140 */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vsys_3v3";
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
vin-supply = <&evm_12v0>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vsys_5v0: fixedregulator-vsys5v0 {
|
|
||||||
/* Output of LM5140 */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vsys_5v0";
|
|
||||||
regulator-min-microvolt = <5000000>;
|
|
||||||
regulator-max-microvolt = <5000000>;
|
|
||||||
vin-supply = <&evm_12v0>;
|
|
||||||
regulator-always-on;
|
|
||||||
regulator-boot-on;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_mmc1: fixedregulator-sd {
|
|
||||||
/* Output of TPS22918 */
|
|
||||||
compatible = "regulator-fixed";
|
|
||||||
regulator-name = "vdd_mmc1";
|
|
||||||
regulator-min-microvolt = <3300000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
regulator-boot-on;
|
|
||||||
enable-active-high;
|
|
||||||
vin-supply = <&vsys_3v3>;
|
|
||||||
gpio = <&exp2 2 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_sd_dv: gpio-regulator-TLV71033 {
|
|
||||||
/* Output of TLV71033 */
|
|
||||||
compatible = "regulator-gpio";
|
|
||||||
regulator-name = "tlv71033";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&vdd_sd_dv_pins_default>;
|
|
||||||
regulator-min-microvolt = <1800000>;
|
|
||||||
regulator-max-microvolt = <3300000>;
|
|
||||||
regulator-boot-on;
|
|
||||||
vin-supply = <&vsys_5v0>;
|
|
||||||
gpios = <&main_gpio0 8 GPIO_ACTIVE_HIGH>;
|
|
||||||
states = <1800000 0x0>,
|
|
||||||
<3300000 0x1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver1: can-phy1 {
|
|
||||||
compatible = "ti,tcan1043";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mcan0_gpio_pins_default>;
|
|
||||||
standby-gpios = <&wkup_gpio0 69 GPIO_ACTIVE_LOW>;
|
|
||||||
enable-gpios = <&wkup_gpio0 0 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver2: can-phy2 {
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mcan1_gpio_pins_default>;
|
|
||||||
standby-gpios = <&wkup_gpio0 2 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver3: can-phy3 {
|
|
||||||
compatible = "ti,tcan1043";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
standby-gpios = <&exp2 7 GPIO_ACTIVE_LOW>;
|
|
||||||
enable-gpios = <&exp2 6 GPIO_ACTIVE_HIGH>;
|
|
||||||
mux-states = <&mux0 1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver4: can-phy4 {
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
standby-gpios = <&exp_som 7 GPIO_ACTIVE_HIGH>;
|
|
||||||
mux-states = <&mux1 1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_pmx0 {
|
|
||||||
main_uart8_pins_default: main-uart8-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x040, PIN_INPUT, 14) /* (AC28) MCASP0_AXR0.UART8_CTSn */
|
|
||||||
J721S2_IOPAD(0x044, PIN_OUTPUT, 14) /* (Y26) MCASP0_AXR1.UART8_RTSn */
|
|
||||||
J721S2_IOPAD(0x0d0, PIN_INPUT, 11) /* (AF26) SPI0_CS1.UART8_RXD */
|
|
||||||
J721S2_IOPAD(0x0d4, PIN_OUTPUT, 11) /* (AH27) SPI0_CLK.UART8_TXD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_i2c3_pins_default: main-i2c3-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x064, PIN_INPUT_PULLUP, 13) /* (W28) MCAN0_TX.I2C3_SCL */
|
|
||||||
J721S2_IOPAD(0x060, PIN_INPUT_PULLUP, 13) /* (AC27) MCASP2_AXR1.I2C3_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mmc1_pins_default: main-mmc1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x104, PIN_INPUT, 0) /* (P23) MMC1_CLK */
|
|
||||||
J721S2_IOPAD(0x108, PIN_INPUT, 0) /* (N24) MMC1_CMD */
|
|
||||||
J721S2_IOPAD(0x100, PIN_INPUT, 0) /* (###) MMC1_CLKLB */
|
|
||||||
J721S2_IOPAD(0x0fc, PIN_INPUT, 0) /* (M23) MMC1_DAT0 */
|
|
||||||
J721S2_IOPAD(0x0f8, PIN_INPUT, 0) /* (P24) MMC1_DAT1 */
|
|
||||||
J721S2_IOPAD(0x0f4, PIN_INPUT, 0) /* (R24) MMC1_DAT2 */
|
|
||||||
J721S2_IOPAD(0x0f0, PIN_INPUT, 0) /* (R22) MMC1_DAT3 */
|
|
||||||
J721S2_IOPAD(0x0e8, PIN_INPUT, 8) /* (AE25) TIMER_IO0.MMC1_SDCD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
vdd_sd_dv_pins_default: vdd-sd-dv-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x020, PIN_INPUT, 7) /* (AA23) MCAN15_RX.GPIO0_8 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_usbss0_pins_default: main-usbss0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0ec, PIN_OUTPUT, 6) /* (AG25) TIMER_IO1.USB0_DRVVBUS */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mcan3_pins_default: main-mcan3-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x080, PIN_INPUT, 0) /* (U26) MCASP0_AXR4.MCAN3_RX */
|
|
||||||
J721S2_IOPAD(0x07c, PIN_OUTPUT, 0) /* (T27) MCASP0_AXR3.MCAN3_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mcan5_pins_default: main-mcan5-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x03c, PIN_INPUT, 0) /* (U27) MCASP0_AFSX.MCAN5_RX */
|
|
||||||
J721S2_IOPAD(0x038, PIN_OUTPUT, 0) /* (AB28) MCASP0_ACLKX.MCAN5_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx2 {
|
|
||||||
wkup_uart0_pins_default: wkup-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x070, PIN_INPUT, 0) /* (E25) WKUP_GPIO0_6.WKUP_UART0_CTSn */
|
|
||||||
J721S2_WKUP_IOPAD(0x074, PIN_OUTPUT, 0) /* (F28) WKUP_GPIO0_7.WKUP_UART0_RTSn */
|
|
||||||
J721S2_WKUP_IOPAD(0x048, PIN_INPUT, 0) /* (D28) WKUP_UART0_RXD */
|
|
||||||
J721S2_WKUP_IOPAD(0x04c, PIN_OUTPUT, 0) /* (D27) WKUP_UART0_TXD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_uart0_pins_default: mcu-uart0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x090, PIN_INPUT, 0) /* (B24) WKUP_GPIO0_14.MCU_UART0_CTSn */
|
|
||||||
J721S2_WKUP_IOPAD(0x094, PIN_OUTPUT, 0) /* (D25) WKUP_GPIO0_15.MCU_UART0_RTSn */
|
|
||||||
J721S2_WKUP_IOPAD(0x08c, PIN_INPUT, 0) /* (C24) WKUP_GPIO0_13.MCU_UART0_RXD */
|
|
||||||
J721S2_WKUP_IOPAD(0x088, PIN_OUTPUT, 0) /* (C25) WKUP_GPIO0_12.MCU_UART0_TXD */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_cpsw_pins_default: mcu-cpsw-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x02c, PIN_INPUT, 0) /* (B22) MCU_RGMII1_RD0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x028, PIN_INPUT, 0) /* (B21) MCU_RGMII1_RD1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x024, PIN_INPUT, 0) /* (C22) MCU_RGMII1_RD2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x020, PIN_INPUT, 0) /* (D23) MCU_RGMII1_RD3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x01c, PIN_INPUT, 0) /* (D22) MCU_RGMII1_RXC */
|
|
||||||
J721S2_WKUP_IOPAD(0x004, PIN_INPUT, 0) /* (E23) MCU_RGMII1_RX_CTL */
|
|
||||||
J721S2_WKUP_IOPAD(0x014, PIN_OUTPUT, 0) /* (F23) MCU_RGMII1_TD0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x010, PIN_OUTPUT, 0) /* (G22) MCU_RGMII1_TD1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x00c, PIN_OUTPUT, 0) /* (E21) MCU_RGMII1_TD2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x008, PIN_OUTPUT, 0) /* (E22) MCU_RGMII1_TD3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x018, PIN_OUTPUT, 0) /* (F21) MCU_RGMII1_TXC */
|
|
||||||
J721S2_WKUP_IOPAD(0x000, PIN_OUTPUT, 0) /* (F22) MCU_RGMII1_TX_CTL */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mdio_pins_default: mcu-mdio-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x034, PIN_OUTPUT, 0) /* (A21) MCU_MDIO0_MDC */
|
|
||||||
J721S2_WKUP_IOPAD(0x030, PIN_INPUT, 0) /* (A22) MCU_MDIO0_MDIO */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan0_pins_default: mcu-mcan0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x054, PIN_INPUT, 0) /* (E28) MCU_MCAN0_RX */
|
|
||||||
J721S2_WKUP_IOPAD(0x050, PIN_OUTPUT, 0) /* (E27) MCU_MCAN0_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan1_pins_default: mcu-mcan1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x06c, PIN_INPUT, 0) /* (F26) WKUP_GPIO0_5.MCU_MCAN1_RX */
|
|
||||||
J721S2_WKUP_IOPAD(0x068, PIN_OUTPUT, 0) /*(C23) WKUP_GPIO0_4.MCU_MCAN1_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan0_gpio_pins_default: mcu-mcan0-gpio-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x058, PIN_INPUT, 7) /* (D26) WKUP_GPIO0_0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x040, PIN_INPUT, 7) /* (B25) MCU_SPI0_D1.WKUP_GPIO0_69 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan1_gpio_pins_default: mcu-mcan1-gpio-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x060, PIN_INPUT, 7) /* (C28) WKUP_GPIO0_2 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_adc0_pins_default: mcu-adc0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x0cc, PIN_INPUT, 0) /* (L25) MCU_ADC0_AIN0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0d0, PIN_INPUT, 0) /* (K25) MCU_ADC0_AIN1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0d4, PIN_INPUT, 0) /* (M24) MCU_ADC0_AIN2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0d8, PIN_INPUT, 0) /* (L24) MCU_ADC0_AIN3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0dc, PIN_INPUT, 0) /* (L27) MCU_ADC0_AIN4 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0e0, PIN_INPUT, 0) /* (K24) MCU_ADC0_AIN5 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0e4, PIN_INPUT, 0) /* (M27) MCU_ADC0_AIN6 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0e8, PIN_INPUT, 0) /* (M26) MCU_ADC0_AIN7 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_adc1_pins_default: mcu-adc1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x0ec, PIN_INPUT, 0) /* (P25) MCU_ADC1_AIN0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0f0, PIN_INPUT, 0) /* (R25) MCU_ADC1_AIN1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0f4, PIN_INPUT, 0) /* (P28) MCU_ADC1_AIN2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0f8, PIN_INPUT, 0) /* (P27) MCU_ADC1_AIN3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x0fc, PIN_INPUT, 0) /* (N25) MCU_ADC1_AIN4 */
|
|
||||||
J721S2_WKUP_IOPAD(0x100, PIN_INPUT, 0) /* (P26) MCU_ADC1_AIN5 */
|
|
||||||
J721S2_WKUP_IOPAD(0x104, PIN_INPUT, 0) /* (N26) MCU_ADC1_AIN6 */
|
|
||||||
J721S2_WKUP_IOPAD(0x108, PIN_INPUT, 0) /* (N27) MCU_ADC1_AIN7 */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx1 {
|
|
||||||
mcu_fss0_ospi1_pins_default: mcu-fss0-ospi1-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x008, PIN_OUTPUT, 0) /* (A19) MCU_OSPI1_CLK */
|
|
||||||
J721S2_WKUP_IOPAD(0x024, PIN_OUTPUT, 0) /* (D20) MCU_OSPI1_CSn0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x014, PIN_INPUT, 0) /* (D21) MCU_OSPI1_D0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x018, PIN_INPUT, 0) /* (G20) MCU_OSPI1_D1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x01c, PIN_INPUT, 0) /* (C20) MCU_OSPI1_D2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x020, PIN_INPUT, 0) /* (A20) MCU_OSPI1_D3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x010, PIN_INPUT, 0) /* (B19) MCU_OSPI1_DQS */
|
|
||||||
J721S2_WKUP_IOPAD(0x00c, PIN_INPUT, 0) /* (B20) MCU_OSPI1_LBCLKO */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_gpio0 {
|
|
||||||
status = "okay";
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_gpio0 {
|
|
||||||
status = "okay";
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_uart0 {
|
|
||||||
status = "reserved";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_uart0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_uart0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_uart0_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_uart8 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_uart8_pins_default>;
|
|
||||||
/* Shared with TFA on this platform */
|
|
||||||
power-domains = <&k3_pds 357 TI_SCI_PD_SHARED>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c0 {
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
exp1: gpio@20 {
|
|
||||||
compatible = "ti,tca6416";
|
|
||||||
reg = <0x20>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
gpio-line-names = "PCIE_2L_MODE_SEL", "PCIE_2L_PERSTZ", "PCIE_2L_RC_RSTZ",
|
|
||||||
"PCIE_2L_EP_RST_EN", "PCIE_1L_MODE_SEL", "PCIE_1L_PERSTZ",
|
|
||||||
"PCIE_1L_RC_RSTZ", "PCIE_1L_EP_RST_EN", "PCIE_2L_PRSNT#",
|
|
||||||
"PCIE_1L_PRSNT#", "CDCI1_OE1/OE4", "CDCI1_OE2/OE3", "EXP_MUX1",
|
|
||||||
"EXP_MUX2", "EXP_MUX3", "GESI_EXP_PHY_RSTz";
|
|
||||||
};
|
|
||||||
|
|
||||||
exp2: gpio@22 {
|
|
||||||
compatible = "ti,tca6424";
|
|
||||||
reg = <0x22>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
gpio-line-names = "APPLE_AUTH_RSTZ", "MLB_RSTZ", "GPIO_USD_PWR_EN", "USBC_PWR_EN",
|
|
||||||
"USBC_MODE_SEL1", "USBC_MODE_SEL0", "MCAN0_EN", "MCAN0_STB#",
|
|
||||||
"MUX_SPAREMUX_SPARE", "MCASP/TRACE_MUX_S0", "MCASP/TRACE_MUX_S1",
|
|
||||||
"MLB_MUX_SEL", "MCAN_MUX_SEL", "MCASP2/SPI3_MUX_SEL", "PCIe_CLKREQn_MUX_SEL",
|
|
||||||
"CDCI2_RSTZ", "ENET_EXP_PWRDN", "ENET_EXP_RESETZ", "ENET_I2CMUX_SEL",
|
|
||||||
"ENET_EXP_SPARE2", "M2PCIE_RTSZ", "USER_INPUT1", "USER_LED1", "USER_LED2";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_sdhci0 {
|
|
||||||
/* eMMC */
|
|
||||||
status = "okay";
|
|
||||||
non-removable;
|
|
||||||
ti,driver-strength-ohm = <50>;
|
|
||||||
disable-wp;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_sdhci1 {
|
|
||||||
/* SD card */
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-0 = <&main_mmc1_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
disable-wp;
|
|
||||||
vmmc-supply = <&vdd_mmc1>;
|
|
||||||
vqmmc-supply = <&vdd_sd_dv>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_cpsw {
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_cpsw_pins_default>, <&mcu_mdio_pins_default>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&davinci_mdio {
|
|
||||||
phy0: ethernet-phy@0 {
|
|
||||||
reg = <0>;
|
|
||||||
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
|
|
||||||
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
|
|
||||||
ti,min-output-impedance;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&cpsw_port1 {
|
|
||||||
phy-mode = "rgmii-rxid";
|
|
||||||
phy-handle = <&phy0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes_ln_ctrl {
|
|
||||||
idle-states = <J721S2_SERDES0_LANE0_PCIE1_LANE0>, <J721S2_SERDES0_LANE1_USB>,
|
|
||||||
<J721S2_SERDES0_LANE2_EDP_LANE2>, <J721S2_SERDES0_LANE3_EDP_LANE3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes_refclk {
|
|
||||||
clock-frequency = <100000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&serdes0 {
|
|
||||||
status = "okay";
|
|
||||||
serdes0_pcie_link: phy@0 {
|
|
||||||
reg = <0>;
|
|
||||||
cdns,num-lanes = <1>;
|
|
||||||
#phy-cells = <0>;
|
|
||||||
cdns,phy-type = <PHY_TYPE_PCIE>;
|
|
||||||
resets = <&serdes_wiz0 1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&usb_serdes_mux {
|
|
||||||
idle-states = <1>; /* USB0 to SERDES lane 1 */
|
|
||||||
};
|
|
||||||
|
|
||||||
&usbss0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-0 = <&main_usbss0_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
ti,vbus-divider;
|
|
||||||
ti,usb2-only;
|
|
||||||
};
|
|
||||||
|
|
||||||
&usb0 {
|
|
||||||
dr_mode = "otg";
|
|
||||||
maximum-speed = "high-speed";
|
|
||||||
};
|
|
||||||
|
|
||||||
&ospi1 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_fss0_ospi1_pins_default>;
|
|
||||||
|
|
||||||
flash@0 {
|
|
||||||
compatible = "jedec,spi-nor";
|
|
||||||
reg = <0x0>;
|
|
||||||
spi-tx-bus-width = <1>;
|
|
||||||
spi-rx-bus-width = <4>;
|
|
||||||
spi-max-frequency = <40000000>;
|
|
||||||
cdns,tshsl-ns = <60>;
|
|
||||||
cdns,tsd2d-ns = <60>;
|
|
||||||
cdns,tchsh-ns = <60>;
|
|
||||||
cdns,tslch-ns = <60>;
|
|
||||||
cdns,read-delay = <2>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&pcie1_rc {
|
|
||||||
status = "okay";
|
|
||||||
reset-gpios = <&exp1 2 GPIO_ACTIVE_HIGH>;
|
|
||||||
phys = <&serdes0_pcie_link>;
|
|
||||||
phy-names = "pcie-phy";
|
|
||||||
num-lanes = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_mcan0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mcan0_pins_default>;
|
|
||||||
phys = <&transceiver1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_mcan1 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_mcan1_pins_default>;
|
|
||||||
phys = <&transceiver2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&tscadc0 {
|
|
||||||
pinctrl-0 = <&mcu_adc0_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
status = "okay";
|
|
||||||
adc {
|
|
||||||
ti,adc-channels = <0 1 2 3 4 5 6 7>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&tscadc1 {
|
|
||||||
pinctrl-0 = <&mcu_adc1_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
status = "okay";
|
|
||||||
adc {
|
|
||||||
ti,adc-channels = <0 1 2 3 4 5 6 7>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_mcan3 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_mcan3_pins_default>;
|
|
||||||
phys = <&transceiver3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_mcan5 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_mcan5_pins_default>;
|
|
||||||
phys = <&transceiver4>;
|
|
||||||
};
|
|
||||||
File diff suppressed because it is too large
Load diff
|
|
@ -1,738 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Device Tree Source for J721S2 SoC Family MCU/WAKEUP Domain peripherals
|
|
||||||
*
|
|
||||||
* Copyright (C) 2021 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
&cbass_mcu_wakeup {
|
|
||||||
sms: system-controller@44083000 {
|
|
||||||
compatible = "ti,k2g-sci";
|
|
||||||
ti,host-id = <12>;
|
|
||||||
|
|
||||||
mbox-names = "rx", "tx";
|
|
||||||
|
|
||||||
mboxes = <&secure_proxy_main 11>,
|
|
||||||
<&secure_proxy_main 13>;
|
|
||||||
|
|
||||||
reg-names = "debug_messages";
|
|
||||||
reg = <0x00 0x44083000 0x00 0x1000>;
|
|
||||||
|
|
||||||
k3_pds: power-controller {
|
|
||||||
compatible = "ti,sci-pm-domain";
|
|
||||||
#power-domain-cells = <2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
k3_clks: clock-controller {
|
|
||||||
compatible = "ti,k2g-sci-clk";
|
|
||||||
#clock-cells = <2>;
|
|
||||||
};
|
|
||||||
|
|
||||||
k3_reset: reset-controller {
|
|
||||||
compatible = "ti,sci-reset";
|
|
||||||
#reset-cells = <2>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
chipid@43000014 {
|
|
||||||
compatible = "ti,am654-chipid";
|
|
||||||
reg = <0x00 0x43000014 0x00 0x4>;
|
|
||||||
};
|
|
||||||
|
|
||||||
secure_proxy_sa3: mailbox@43600000 {
|
|
||||||
compatible = "ti,am654-secure-proxy";
|
|
||||||
#mbox-cells = <1>;
|
|
||||||
reg-names = "target_data", "rt", "scfg";
|
|
||||||
reg = <0x00 0x43600000 0x00 0x10000>,
|
|
||||||
<0x00 0x44880000 0x00 0x20000>,
|
|
||||||
<0x00 0x44860000 0x00 0x20000>;
|
|
||||||
/*
|
|
||||||
* Marked Disabled:
|
|
||||||
* Node is incomplete as it is meant for bootloaders and
|
|
||||||
* firmware on non-MPU processors
|
|
||||||
*/
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_ram: sram@41c00000 {
|
|
||||||
compatible = "mmio-sram";
|
|
||||||
reg = <0x00 0x41c00000 0x00 0x100000>;
|
|
||||||
ranges = <0x00 0x00 0x41c00000 0x100000>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_pmx0: pinctrl@4301c000 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
/* Proxy 0 addressing */
|
|
||||||
reg = <0x00 0x4301c000 0x00 0x034>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0xffffffff>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_pmx1: pinctrl@4301c038 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
/* Proxy 0 addressing */
|
|
||||||
reg = <0x00 0x4301c038 0x00 0x02C>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0xffffffff>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_pmx2: pinctrl@4301c068 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
/* Proxy 0 addressing */
|
|
||||||
reg = <0x00 0x4301c068 0x00 0x120>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0xffffffff>;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_pmx3: pinctrl@4301c190 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
/* Proxy 0 addressing */
|
|
||||||
reg = <0x00 0x4301c190 0x00 0x004>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0xffffffff>;
|
|
||||||
};
|
|
||||||
|
|
||||||
/* MCU_TIMERIO pad input CTRLMMR_MCU_TIMER*_CTRL registers */
|
|
||||||
mcu_timerio_input: pinctrl@40f04200 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
reg = <0x00 0x40f04200 0x00 0x28>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0x0000000f>;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
/* MCU_TIMERIO pad output CTRLMMR_MCU_TIMERIO*_CTRL registers */
|
|
||||||
mcu_timerio_output: pinctrl@40f04280 {
|
|
||||||
compatible = "pinctrl-single";
|
|
||||||
reg = <0x00 0x40f04280 0x00 0x28>;
|
|
||||||
#pinctrl-cells = <1>;
|
|
||||||
pinctrl-single,register-width = <32>;
|
|
||||||
pinctrl-single,function-mask = <0x0000000f>;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_gpio_intr: interrupt-controller@42200000 {
|
|
||||||
compatible = "ti,sci-intr";
|
|
||||||
reg = <0x00 0x42200000 0x00 0x400>;
|
|
||||||
ti,intr-trigger-type = <1>;
|
|
||||||
interrupt-controller;
|
|
||||||
interrupt-parent = <&gic500>;
|
|
||||||
#interrupt-cells = <1>;
|
|
||||||
ti,sci = <&sms>;
|
|
||||||
ti,sci-dev-id = <125>;
|
|
||||||
ti,interrupt-ranges = <16 960 16>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_conf: syscon@40f00000 {
|
|
||||||
compatible = "syscon", "simple-mfd";
|
|
||||||
reg = <0x0 0x40f00000 0x0 0x20000>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
ranges = <0x0 0x0 0x40f00000 0x20000>;
|
|
||||||
|
|
||||||
phy_gmii_sel: phy@4040 {
|
|
||||||
compatible = "ti,am654-phy-gmii-sel";
|
|
||||||
reg = <0x4040 0x4>;
|
|
||||||
#phy-cells = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer0: timer@40400000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40400000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 816 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 35 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 35 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 35 2>;
|
|
||||||
power-domains = <&k3_pds 35 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer1: timer@40410000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40410000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 817 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 83 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 83 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 83 2>;
|
|
||||||
power-domains = <&k3_pds 83 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer2: timer@40420000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40420000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 818 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 84 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 84 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 84 2>;
|
|
||||||
power-domains = <&k3_pds 84 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer3: timer@40430000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40430000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 819 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 85 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 85 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 85 2>;
|
|
||||||
power-domains = <&k3_pds 85 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer4: timer@40440000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40440000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 820 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 86 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 86 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 86 2>;
|
|
||||||
power-domains = <&k3_pds 86 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer5: timer@40450000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40450000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 821 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 87 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 87 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 87 2>;
|
|
||||||
power-domains = <&k3_pds 87 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer6: timer@40460000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40460000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 822 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 88 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 88 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 88 2>;
|
|
||||||
power-domains = <&k3_pds 88 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer7: timer@40470000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40470000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 823 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 89 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 89 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 89 2>;
|
|
||||||
power-domains = <&k3_pds 89 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer8: timer@40480000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40480000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 824 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 90 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 90 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 90 2>;
|
|
||||||
power-domains = <&k3_pds 90 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_timer9: timer@40490000 {
|
|
||||||
compatible = "ti,am654-timer";
|
|
||||||
reg = <0x00 0x40490000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 825 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
clocks = <&k3_clks 91 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
assigned-clocks = <&k3_clks 91 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 91 2>;
|
|
||||||
power-domains = <&k3_pds 91 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
ti,timer-pwm;
|
|
||||||
/* Non-MPU Firmware usage */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_uart0: serial@42300000 {
|
|
||||||
compatible = "ti,j721e-uart", "ti,am654-uart";
|
|
||||||
reg = <0x00 0x42300000 0x00 0x200>;
|
|
||||||
interrupts = <GIC_SPI 897 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
current-speed = <115200>;
|
|
||||||
clocks = <&k3_clks 359 3>;
|
|
||||||
clock-names = "fclk";
|
|
||||||
power-domains = <&k3_pds 359 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_uart0: serial@40a00000 {
|
|
||||||
compatible = "ti,j721e-uart", "ti,am654-uart";
|
|
||||||
reg = <0x00 0x40a00000 0x00 0x200>;
|
|
||||||
interrupts = <GIC_SPI 846 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
current-speed = <115200>;
|
|
||||||
clocks = <&k3_clks 149 3>;
|
|
||||||
clock-names = "fclk";
|
|
||||||
power-domains = <&k3_pds 149 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_gpio0: gpio@42110000 {
|
|
||||||
compatible = "ti,j721e-gpio", "ti,keystone-gpio";
|
|
||||||
reg = <0x00 0x42110000 0x00 0x100>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
interrupt-parent = <&wkup_gpio_intr>;
|
|
||||||
interrupts = <103>, <104>, <105>, <106>, <107>, <108>;
|
|
||||||
interrupt-controller;
|
|
||||||
#interrupt-cells = <2>;
|
|
||||||
ti,ngpio = <89>;
|
|
||||||
ti,davinci-gpio-unbanked = <0>;
|
|
||||||
power-domains = <&k3_pds 115 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 115 0>;
|
|
||||||
clock-names = "gpio";
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_gpio1: gpio@42100000 {
|
|
||||||
compatible = "ti,j721e-gpio", "ti,keystone-gpio";
|
|
||||||
reg = <0x00 0x42100000 0x00 0x100>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
interrupt-parent = <&wkup_gpio_intr>;
|
|
||||||
interrupts = <112>, <113>, <114>, <115>, <116>, <117>;
|
|
||||||
interrupt-controller;
|
|
||||||
#interrupt-cells = <2>;
|
|
||||||
ti,ngpio = <89>;
|
|
||||||
ti,davinci-gpio-unbanked = <0>;
|
|
||||||
power-domains = <&k3_pds 116 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 116 0>;
|
|
||||||
clock-names = "gpio";
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_i2c0: i2c@42120000 {
|
|
||||||
compatible = "ti,j721e-i2c", "ti,omap4-i2c";
|
|
||||||
reg = <0x00 0x42120000 0x00 0x100>;
|
|
||||||
interrupts = <GIC_SPI 896 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clocks = <&k3_clks 223 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 223 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_i2c0: i2c@40b00000 {
|
|
||||||
compatible = "ti,j721e-i2c", "ti,omap4-i2c";
|
|
||||||
reg = <0x00 0x40b00000 0x00 0x100>;
|
|
||||||
interrupts = <GIC_SPI 852 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clocks = <&k3_clks 221 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 221 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_i2c1: i2c@40b10000 {
|
|
||||||
compatible = "ti,j721e-i2c", "ti,omap4-i2c";
|
|
||||||
reg = <0x00 0x40b10000 0x00 0x100>;
|
|
||||||
interrupts = <GIC_SPI 853 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clocks = <&k3_clks 222 1>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 222 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan0: can@40528000 {
|
|
||||||
compatible = "bosch,m_can";
|
|
||||||
reg = <0x00 0x40528000 0x00 0x200>,
|
|
||||||
<0x00 0x40500000 0x00 0x8000>;
|
|
||||||
reg-names = "m_can", "message_ram";
|
|
||||||
power-domains = <&k3_pds 207 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 207 0>, <&k3_clks 207 1>;
|
|
||||||
clock-names = "hclk", "cclk";
|
|
||||||
interrupts = <GIC_SPI 832 IRQ_TYPE_LEVEL_HIGH>,
|
|
||||||
<GIC_SPI 833 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
interrupt-names = "int0", "int1";
|
|
||||||
bosch,mram-cfg = <0x0 128 64 64 64 64 32 32>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_mcan1: can@40568000 {
|
|
||||||
compatible = "bosch,m_can";
|
|
||||||
reg = <0x00 0x40568000 0x00 0x200>,
|
|
||||||
<0x00 0x40540000 0x00 0x8000>;
|
|
||||||
reg-names = "m_can", "message_ram";
|
|
||||||
power-domains = <&k3_pds 208 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 208 0>, <&k3_clks 208 1>;
|
|
||||||
clock-names = "hclk", "cclk";
|
|
||||||
interrupts = <GIC_SPI 835 IRQ_TYPE_LEVEL_HIGH>,
|
|
||||||
<GIC_SPI 836 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
interrupt-names = "int0", "int1";
|
|
||||||
bosch,mram-cfg = <0x0 128 64 64 64 64 32 32>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_spi0: spi@40300000 {
|
|
||||||
compatible = "ti,am654-mcspi", "ti,omap4-mcspi";
|
|
||||||
reg = <0x00 0x040300000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 848 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
power-domains = <&k3_pds 347 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 347 0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_spi1: spi@40310000 {
|
|
||||||
compatible = "ti,am654-mcspi", "ti,omap4-mcspi";
|
|
||||||
reg = <0x00 0x040310000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 849 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
power-domains = <&k3_pds 348 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 348 0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_spi2: spi@40320000 {
|
|
||||||
compatible = "ti,am654-mcspi", "ti,omap4-mcspi";
|
|
||||||
reg = <0x00 0x040320000 0x00 0x400>;
|
|
||||||
interrupts = <GIC_SPI 850 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
power-domains = <&k3_pds 349 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 349 0>;
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_navss: bus@28380000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>;
|
|
||||||
dma-coherent;
|
|
||||||
dma-ranges;
|
|
||||||
|
|
||||||
ti,sci-dev-id = <267>;
|
|
||||||
|
|
||||||
mcu_ringacc: ringacc@2b800000 {
|
|
||||||
compatible = "ti,am654-navss-ringacc";
|
|
||||||
reg = <0x0 0x2b800000 0x0 0x400000>,
|
|
||||||
<0x0 0x2b000000 0x0 0x400000>,
|
|
||||||
<0x0 0x28590000 0x0 0x100>,
|
|
||||||
<0x0 0x2a500000 0x0 0x40000>,
|
|
||||||
<0x0 0x28440000 0x0 0x40000>;
|
|
||||||
reg-names = "rt", "fifos", "proxy_gcfg", "proxy_target", "cfg";
|
|
||||||
ti,num-rings = <286>;
|
|
||||||
ti,sci-rm-range-gp-rings = <0x1>;
|
|
||||||
ti,sci = <&sms>;
|
|
||||||
ti,sci-dev-id = <272>;
|
|
||||||
msi-parent = <&main_udmass_inta>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_udmap: dma-controller@285c0000 {
|
|
||||||
compatible = "ti,j721e-navss-mcu-udmap";
|
|
||||||
reg = <0x0 0x285c0000 0x0 0x100>,
|
|
||||||
<0x0 0x2a800000 0x0 0x40000>,
|
|
||||||
<0x0 0x2aa00000 0x0 0x40000>;
|
|
||||||
reg-names = "gcfg", "rchanrt", "tchanrt";
|
|
||||||
msi-parent = <&main_udmass_inta>;
|
|
||||||
#dma-cells = <1>;
|
|
||||||
|
|
||||||
ti,sci = <&sms>;
|
|
||||||
ti,sci-dev-id = <273>;
|
|
||||||
ti,ringacc = <&mcu_ringacc>;
|
|
||||||
ti,sci-rm-range-tchan = <0x0d>, /* TX_CHAN */
|
|
||||||
<0x0f>; /* TX_HCHAN */
|
|
||||||
ti,sci-rm-range-rchan = <0x0a>, /* RX_CHAN */
|
|
||||||
<0x0b>; /* RX_HCHAN */
|
|
||||||
ti,sci-rm-range-rflow = <0x00>; /* GP RFLOW */
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
secure_proxy_mcu: mailbox@2a480000 {
|
|
||||||
compatible = "ti,am654-secure-proxy";
|
|
||||||
#mbox-cells = <1>;
|
|
||||||
reg-names = "target_data", "rt", "scfg";
|
|
||||||
reg = <0x00 0x2a480000 0x00 0x80000>,
|
|
||||||
<0x00 0x2a380000 0x00 0x80000>,
|
|
||||||
<0x00 0x2a400000 0x00 0x80000>;
|
|
||||||
/*
|
|
||||||
* Marked Disabled:
|
|
||||||
* Node is incomplete as it is meant for bootloaders and
|
|
||||||
* firmware on non-MPU processors
|
|
||||||
*/
|
|
||||||
status = "disabled";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_cpsw: ethernet@46000000 {
|
|
||||||
compatible = "ti,j721e-cpsw-nuss";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
reg = <0x0 0x46000000 0x0 0x200000>;
|
|
||||||
reg-names = "cpsw_nuss";
|
|
||||||
ranges = <0x0 0x0 0x0 0x46000000 0x0 0x200000>;
|
|
||||||
dma-coherent;
|
|
||||||
clocks = <&k3_clks 29 28>;
|
|
||||||
clock-names = "fck";
|
|
||||||
power-domains = <&k3_pds 29 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
|
|
||||||
dmas = <&mcu_udmap 0xf000>,
|
|
||||||
<&mcu_udmap 0xf001>,
|
|
||||||
<&mcu_udmap 0xf002>,
|
|
||||||
<&mcu_udmap 0xf003>,
|
|
||||||
<&mcu_udmap 0xf004>,
|
|
||||||
<&mcu_udmap 0xf005>,
|
|
||||||
<&mcu_udmap 0xf006>,
|
|
||||||
<&mcu_udmap 0xf007>,
|
|
||||||
<&mcu_udmap 0x7000>;
|
|
||||||
dma-names = "tx0", "tx1", "tx2", "tx3",
|
|
||||||
"tx4", "tx5", "tx6", "tx7",
|
|
||||||
"rx";
|
|
||||||
|
|
||||||
ethernet-ports {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
cpsw_port1: port@1 {
|
|
||||||
reg = <1>;
|
|
||||||
ti,mac-only;
|
|
||||||
label = "port1";
|
|
||||||
ti,syscon-efuse = <&mcu_conf 0x200>;
|
|
||||||
phys = <&phy_gmii_sel 1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
davinci_mdio: mdio@f00 {
|
|
||||||
compatible = "ti,cpsw-mdio","ti,davinci_mdio";
|
|
||||||
reg = <0x0 0xf00 0x0 0x100>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
clocks = <&k3_clks 29 28>;
|
|
||||||
clock-names = "fck";
|
|
||||||
bus_freq = <1000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cpts@3d000 {
|
|
||||||
compatible = "ti,am65-cpts";
|
|
||||||
reg = <0x0 0x3d000 0x0 0x400>;
|
|
||||||
clocks = <&k3_clks 29 3>;
|
|
||||||
clock-names = "cpts";
|
|
||||||
assigned-clocks = <&k3_clks 29 3>; /* CPTS_RFT_CLK */
|
|
||||||
assigned-clock-parents = <&k3_clks 29 5>; /* MAIN_0_HSDIVOUT6_CLK */
|
|
||||||
interrupts-extended = <&gic500 GIC_SPI 858 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
interrupt-names = "cpts";
|
|
||||||
ti,cpts-ext-ts-inputs = <4>;
|
|
||||||
ti,cpts-periodic-outputs = <2>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
tscadc0: tscadc@40200000 {
|
|
||||||
compatible = "ti,am3359-tscadc";
|
|
||||||
reg = <0x00 0x40200000 0x00 0x1000>;
|
|
||||||
interrupts = <GIC_SPI 860 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
power-domains = <&k3_pds 0 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 0 0>;
|
|
||||||
assigned-clocks = <&k3_clks 0 2>;
|
|
||||||
assigned-clock-rates = <60000000>;
|
|
||||||
clock-names = "fck";
|
|
||||||
dmas = <&main_udmap 0x7400>,
|
|
||||||
<&main_udmap 0x7401>;
|
|
||||||
dma-names = "fifo0", "fifo1";
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
adc {
|
|
||||||
#io-channel-cells = <1>;
|
|
||||||
compatible = "ti,am3359-adc";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
tscadc1: tscadc@40210000 {
|
|
||||||
compatible = "ti,am3359-tscadc";
|
|
||||||
reg = <0x00 0x40210000 0x00 0x1000>;
|
|
||||||
interrupts = <GIC_SPI 861 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
power-domains = <&k3_pds 1 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
clocks = <&k3_clks 1 0>;
|
|
||||||
assigned-clocks = <&k3_clks 1 2>;
|
|
||||||
assigned-clock-rates = <60000000>;
|
|
||||||
clock-names = "fck";
|
|
||||||
dmas = <&main_udmap 0x7402>,
|
|
||||||
<&main_udmap 0x7403>;
|
|
||||||
dma-names = "fifo0", "fifo1";
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
adc {
|
|
||||||
#io-channel-cells = <1>;
|
|
||||||
compatible = "ti,am3359-adc";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
fss: bus@47000000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>,
|
|
||||||
<0x05 0x00000000 0x05 0x00000000 0x01 0x00000000>,
|
|
||||||
<0x07 0x00000000 0x07 0x00000000 0x01 0x00000000>;
|
|
||||||
|
|
||||||
ospi0: spi@47040000 {
|
|
||||||
compatible = "ti,am654-ospi", "cdns,qspi-nor";
|
|
||||||
reg = <0x00 0x47040000 0x00 0x100>,
|
|
||||||
<0x05 0x00000000 0x01 0x00000000>;
|
|
||||||
interrupts = <GIC_SPI 840 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
cdns,fifo-depth = <256>;
|
|
||||||
cdns,fifo-width = <4>;
|
|
||||||
cdns,trigger-address = <0x0>;
|
|
||||||
clocks = <&k3_clks 109 5>;
|
|
||||||
assigned-clocks = <&k3_clks 109 5>;
|
|
||||||
assigned-clock-parents = <&k3_clks 109 7>;
|
|
||||||
assigned-clock-rates = <166666666>;
|
|
||||||
power-domains = <&k3_pds 109 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
status = "disabled"; /* Needs pinmux */
|
|
||||||
};
|
|
||||||
|
|
||||||
ospi1: spi@47050000 {
|
|
||||||
compatible = "ti,am654-ospi", "cdns,qspi-nor";
|
|
||||||
reg = <0x00 0x47050000 0x00 0x100>,
|
|
||||||
<0x07 0x00000000 0x01 0x00000000>;
|
|
||||||
interrupts = <GIC_SPI 841 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
cdns,fifo-depth = <256>;
|
|
||||||
cdns,fifo-width = <4>;
|
|
||||||
cdns,trigger-address = <0x0>;
|
|
||||||
clocks = <&k3_clks 110 5>;
|
|
||||||
power-domains = <&k3_pds 110 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
|
|
||||||
status = "disabled"; /* Needs pinmux */
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_vtm0: temperature-sensor@42040000 {
|
|
||||||
compatible = "ti,j7200-vtm";
|
|
||||||
reg = <0x00 0x42040000 0x0 0x350>,
|
|
||||||
<0x00 0x42050000 0x0 0x350>;
|
|
||||||
power-domains = <&k3_pds 154 TI_SCI_PD_SHARED>;
|
|
||||||
#thermal-sensor-cells = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0: r5fss@41000000 {
|
|
||||||
compatible = "ti,j721s2-r5fss";
|
|
||||||
ti,cluster-mode = <1>;
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <1>;
|
|
||||||
ranges = <0x41000000 0x00 0x41000000 0x20000>,
|
|
||||||
<0x41400000 0x00 0x41400000 0x20000>;
|
|
||||||
power-domains = <&k3_pds 283 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
|
|
||||||
mcu_r5fss0_core0: r5f@41000000 {
|
|
||||||
compatible = "ti,j721s2-r5f";
|
|
||||||
reg = <0x41000000 0x00010000>,
|
|
||||||
<0x41010000 0x00010000>;
|
|
||||||
reg-names = "atcm", "btcm";
|
|
||||||
ti,sci = <&sms>;
|
|
||||||
ti,sci-dev-id = <284>;
|
|
||||||
ti,sci-proc-ids = <0x01 0xff>;
|
|
||||||
resets = <&k3_reset 284 1>;
|
|
||||||
firmware-name = "j721s2-mcu-r5f0_0-fw";
|
|
||||||
ti,atcm-enable = <1>;
|
|
||||||
ti,btcm-enable = <1>;
|
|
||||||
ti,loczrama = <1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1: r5f@41400000 {
|
|
||||||
compatible = "ti,j721s2-r5f";
|
|
||||||
reg = <0x41400000 0x00010000>,
|
|
||||||
<0x41410000 0x00010000>;
|
|
||||||
reg-names = "atcm", "btcm";
|
|
||||||
ti,sci = <&sms>;
|
|
||||||
ti,sci-dev-id = <285>;
|
|
||||||
ti,sci-proc-ids = <0x02 0xff>;
|
|
||||||
resets = <&k3_reset 285 1>;
|
|
||||||
firmware-name = "j721s2-mcu-r5f0_1-fw";
|
|
||||||
ti,atcm-enable = <1>;
|
|
||||||
ti,btcm-enable = <1>;
|
|
||||||
ti,loczrama = <1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_esm: esm@40800000 {
|
|
||||||
compatible = "ti,j721e-esm";
|
|
||||||
reg = <0x00 0x40800000 0x00 0x1000>;
|
|
||||||
ti,esm-pins = <95>;
|
|
||||||
bootph-pre-ram;
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup_esm: esm@42080000 {
|
|
||||||
compatible = "ti,j721e-esm";
|
|
||||||
reg = <0x00 0x42080000 0x00 0x1000>;
|
|
||||||
ti,esm-pins = <63>;
|
|
||||||
bootph-pre-ram;
|
|
||||||
};
|
|
||||||
|
|
||||||
/*
|
|
||||||
* The 2 RTI instances are couple with MCU R5Fs so keeping them
|
|
||||||
* reserved as these will be used by their respective firmware
|
|
||||||
*/
|
|
||||||
mcu_watchdog0: watchdog@40600000 {
|
|
||||||
compatible = "ti,j7-rti-wdt";
|
|
||||||
reg = <0x00 0x40600000 0x00 0x100>;
|
|
||||||
clocks = <&k3_clks 295 1>;
|
|
||||||
power-domains = <&k3_pds 295 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
assigned-clocks = <&k3_clks 295 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 295 5>;
|
|
||||||
/* reserved for MCU_R5F0_0 */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_watchdog1: watchdog@40610000 {
|
|
||||||
compatible = "ti,j7-rti-wdt";
|
|
||||||
reg = <0x00 0x40610000 0x00 0x100>;
|
|
||||||
clocks = <&k3_clks 296 1>;
|
|
||||||
power-domains = <&k3_pds 296 TI_SCI_PD_EXCLUSIVE>;
|
|
||||||
assigned-clocks = <&k3_clks 296 1>;
|
|
||||||
assigned-clock-parents = <&k3_clks 296 5>;
|
|
||||||
/* reserved for MCU_R5F0_1 */
|
|
||||||
status = "reserved";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
@ -1,361 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* SoM: https://www.ti.com/lit/zip/sprr439
|
|
||||||
*
|
|
||||||
* Copyright (C) 2021 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*/
|
|
||||||
|
|
||||||
/dts-v1/;
|
|
||||||
|
|
||||||
#include "k3-j721s2.dtsi"
|
|
||||||
#include <dt-bindings/gpio/gpio.h>
|
|
||||||
|
|
||||||
/ {
|
|
||||||
memory@80000000 {
|
|
||||||
device_type = "memory";
|
|
||||||
/* 16 GB RAM */
|
|
||||||
reg = <0x00 0x80000000 0x00 0x80000000>,
|
|
||||||
<0x08 0x80000000 0x03 0x80000000>;
|
|
||||||
};
|
|
||||||
|
|
||||||
/* Reserving memory regions still pending */
|
|
||||||
reserved_memory: reserved-memory {
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges;
|
|
||||||
|
|
||||||
secure_ddr: optee@9e800000 {
|
|
||||||
reg = <0x00 0x9e800000 0x00 0x01800000>;
|
|
||||||
alignment = <0x1000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core0_dma_memory_region: r5f-dma-memory@a0000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa0000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core0_memory_region: r5f-memory@a0100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa0100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1_dma_memory_region: r5f-dma-memory@a1000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa1000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
mcu_r5fss0_core1_memory_region: r5f-memory@a1100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa1100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core0_dma_memory_region: r5f-dma-memory@a2000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa2000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core0_memory_region: r5f-memory@a2100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa2100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core1_dma_memory_region: r5f-dma-memory@a3000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa3000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss0_core1_memory_region: r5f-memory@a3100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa3100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core0_dma_memory_region: r5f-dma-memory@a4000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa4000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core0_memory_region: r5f-memory@a4100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa4100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core1_dma_memory_region: r5f-dma-memory@a5000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa5000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_r5fss1_core1_memory_region: r5f-memory@a5100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa5100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_0_dma_memory_region: c71-dma-memory@a6000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa6000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_0_memory_region: c71-memory@a6100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa6100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_1_dma_memory_region: c71-dma-memory@a7000000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa7000000 0x00 0x100000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
c71_1_memory_region: c71-memory@a7100000 {
|
|
||||||
compatible = "shared-dma-pool";
|
|
||||||
reg = <0x00 0xa7100000 0x00 0xf00000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
|
|
||||||
rtos_ipc_memory_region: ipc-memories@a8000000 {
|
|
||||||
reg = <0x00 0xa8000000 0x00 0x01c00000>;
|
|
||||||
alignment = <0x1000>;
|
|
||||||
no-map;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
mux0: mux-controller {
|
|
||||||
compatible = "gpio-mux";
|
|
||||||
#mux-state-cells = <1>;
|
|
||||||
mux-gpios = <&exp_som 1 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mux1: mux-controller {
|
|
||||||
compatible = "gpio-mux";
|
|
||||||
#mux-state-cells = <1>;
|
|
||||||
mux-gpios = <&exp_som 2 GPIO_ACTIVE_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
transceiver0: can-phy0 {
|
|
||||||
/* standby pin has been grounded by default */
|
|
||||||
compatible = "ti,tcan1042";
|
|
||||||
#phy-cells = <0>;
|
|
||||||
max-bitrate = <5000000>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx0 {
|
|
||||||
mcu_fss0_ospi0_pins_default: mcu-fss0-ospi0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x000, PIN_OUTPUT, 0) /* (D19) MCU_OSPI0_CLK */
|
|
||||||
J721S2_WKUP_IOPAD(0x02c, PIN_OUTPUT, 0) /* (F15) MCU_OSPI0_CSn0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x00c, PIN_INPUT, 0) /* (C19) MCU_OSPI0_D0 */
|
|
||||||
J721S2_WKUP_IOPAD(0x010, PIN_INPUT, 0) /* (F16) MCU_OSPI0_D1 */
|
|
||||||
J721S2_WKUP_IOPAD(0x014, PIN_INPUT, 0) /* (G15) MCU_OSPI0_D2 */
|
|
||||||
J721S2_WKUP_IOPAD(0x018, PIN_INPUT, 0) /* (F18) MCU_OSPI0_D3 */
|
|
||||||
J721S2_WKUP_IOPAD(0x01c, PIN_INPUT, 0) /* (E19) MCU_OSPI0_D4 */
|
|
||||||
J721S2_WKUP_IOPAD(0x020, PIN_INPUT, 0) /* (G19) MCU_OSPI0_D5 */
|
|
||||||
J721S2_WKUP_IOPAD(0x024, PIN_INPUT, 0) /* (F19) MCU_OSPI0_D6 */
|
|
||||||
J721S2_WKUP_IOPAD(0x028, PIN_INPUT, 0) /* (F20) MCU_OSPI0_D7 */
|
|
||||||
J721S2_WKUP_IOPAD(0x008, PIN_INPUT, 0) /* (E18) MCU_OSPI0_DQS */
|
|
||||||
J721S2_WKUP_IOPAD(0x004, PIN_INPUT, 0) /* (E20) MCU_OSPI0_LBCLKO */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_pmx2 {
|
|
||||||
wkup_i2c0_pins_default: wkup-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_WKUP_IOPAD(0x98, PIN_INPUT, 0) /* (H24) WKUP_I2C0_SCL */
|
|
||||||
J721S2_WKUP_IOPAD(0x9c, PIN_INPUT, 0) /* (H27) WKUP_I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_pmx0 {
|
|
||||||
main_i2c0_pins_default: main-i2c0-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x0e0, PIN_INPUT_PULLUP, 0) /* (AH25) I2C0_SCL */
|
|
||||||
J721S2_IOPAD(0x0e4, PIN_INPUT_PULLUP, 0) /* (AE24) I2C0_SDA */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
|
|
||||||
main_mcan16_pins_default: main-mcan16-default-pins {
|
|
||||||
pinctrl-single,pins = <
|
|
||||||
J721S2_IOPAD(0x028, PIN_INPUT, 0) /* (AB24) MCAN16_RX */
|
|
||||||
J721S2_IOPAD(0x024, PIN_OUTPUT, 0) /* (Y28) MCAN16_TX */
|
|
||||||
>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&wkup_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&wkup_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
eeprom@50 {
|
|
||||||
/* CAV24C256WE-GT3 */
|
|
||||||
compatible = "atmel,24c256";
|
|
||||||
reg = <0x50>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_i2c0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&main_i2c0_pins_default>;
|
|
||||||
clock-frequency = <400000>;
|
|
||||||
|
|
||||||
exp_som: gpio@21 {
|
|
||||||
compatible = "ti,tca6408";
|
|
||||||
reg = <0x21>;
|
|
||||||
gpio-controller;
|
|
||||||
#gpio-cells = <2>;
|
|
||||||
gpio-line-names = "USB2.0_MUX_SEL", "CANUART_MUX1_SEL0",
|
|
||||||
"CANUART_MUX2_SEL0", "CANUART_MUX_SEL1",
|
|
||||||
"GPIO_RGMII1_RST", "GPIO_eDP_ENABLE",
|
|
||||||
"GPIO_LIN_EN", "CAN_STB";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_mcan16 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-0 = <&main_mcan16_pins_default>;
|
|
||||||
pinctrl-names = "default";
|
|
||||||
phys = <&transceiver0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&ospi0 {
|
|
||||||
status = "okay";
|
|
||||||
pinctrl-names = "default";
|
|
||||||
pinctrl-0 = <&mcu_fss0_ospi0_pins_default>;
|
|
||||||
|
|
||||||
flash@0 {
|
|
||||||
compatible = "jedec,spi-nor";
|
|
||||||
reg = <0x0>;
|
|
||||||
spi-tx-bus-width = <8>;
|
|
||||||
spi-rx-bus-width = <8>;
|
|
||||||
spi-max-frequency = <25000000>;
|
|
||||||
cdns,tshsl-ns = <60>;
|
|
||||||
cdns,tsd2d-ns = <60>;
|
|
||||||
cdns,tchsh-ns = <60>;
|
|
||||||
cdns,tslch-ns = <60>;
|
|
||||||
cdns,read-delay = <4>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster0 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <436>;
|
|
||||||
mbox_mcu_r5fss0_core0: mbox-mcu-r5fss0-core0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_mcu_r5fss0_core1: mbox-mcu-r5fss0-core1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster1 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <432>;
|
|
||||||
mbox_main_r5fss0_core0: mbox-main-r5fss0-core0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_main_r5fss0_core1: mbox-main-r5fss0-core1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster2 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <428>;
|
|
||||||
mbox_main_r5fss1_core0: mbox-main-r5fss1-core0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_main_r5fss1_core1: mbox-main-r5fss1-core1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mailbox0_cluster4 {
|
|
||||||
status = "okay";
|
|
||||||
interrupts = <420>;
|
|
||||||
mbox_c71_0: mbox-c71-0 {
|
|
||||||
ti,mbox-rx = <0 0 0>;
|
|
||||||
ti,mbox-tx = <1 0 0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
mbox_c71_1: mbox-c71-1 {
|
|
||||||
ti,mbox-rx = <2 0 0>;
|
|
||||||
ti,mbox-tx = <3 0 0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_r5fss0_core0 {
|
|
||||||
mboxes = <&mailbox0_cluster0>, <&mbox_mcu_r5fss0_core0>;
|
|
||||||
memory-region = <&mcu_r5fss0_core0_dma_memory_region>,
|
|
||||||
<&mcu_r5fss0_core0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&mcu_r5fss0_core1 {
|
|
||||||
mboxes = <&mailbox0_cluster0>, <&mbox_mcu_r5fss0_core1>;
|
|
||||||
memory-region = <&mcu_r5fss0_core1_dma_memory_region>,
|
|
||||||
<&mcu_r5fss0_core1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss0_core0 {
|
|
||||||
mboxes = <&mailbox0_cluster1>, <&mbox_main_r5fss0_core0>;
|
|
||||||
memory-region = <&main_r5fss0_core0_dma_memory_region>,
|
|
||||||
<&main_r5fss0_core0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss0_core1 {
|
|
||||||
mboxes = <&mailbox0_cluster1>, <&mbox_main_r5fss0_core1>;
|
|
||||||
memory-region = <&main_r5fss0_core1_dma_memory_region>,
|
|
||||||
<&main_r5fss0_core1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss1_core0 {
|
|
||||||
mboxes = <&mailbox0_cluster2>, <&mbox_main_r5fss1_core0>;
|
|
||||||
memory-region = <&main_r5fss1_core0_dma_memory_region>,
|
|
||||||
<&main_r5fss1_core0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&main_r5fss1_core1 {
|
|
||||||
mboxes = <&mailbox0_cluster2>, <&mbox_main_r5fss1_core1>;
|
|
||||||
memory-region = <&main_r5fss1_core1_dma_memory_region>,
|
|
||||||
<&main_r5fss1_core1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&c71_0 {
|
|
||||||
status = "okay";
|
|
||||||
mboxes = <&mailbox0_cluster4>, <&mbox_c71_0>;
|
|
||||||
memory-region = <&c71_0_dma_memory_region>,
|
|
||||||
<&c71_0_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
||||||
&c71_1 {
|
|
||||||
status = "okay";
|
|
||||||
mboxes = <&mailbox0_cluster4>, <&mbox_c71_1>;
|
|
||||||
memory-region = <&c71_1_dma_memory_region>,
|
|
||||||
<&c71_1_memory_region>;
|
|
||||||
};
|
|
||||||
|
|
@ -1,101 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
|
|
||||||
#include <dt-bindings/thermal/thermal.h>
|
|
||||||
|
|
||||||
wkup0_thermal: wkup0-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 0>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
wkup0_crit: wkup0-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
wkup1_thermal: wkup1-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 1>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
wkup1_crit: wkup1-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
main0_thermal: main0-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 2>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
main0_crit: main0-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
main1_thermal: main1-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 3>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
main1_crit: main1-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
main2_thermal: main2-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 4>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
main2_crit: main2-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
main3_thermal: main3-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 5>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
main3_crit: main3-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
main4_thermal: main4-thermal {
|
|
||||||
polling-delay-passive = <250>; /* milliseconds */
|
|
||||||
polling-delay = <500>; /* milliseconds */
|
|
||||||
thermal-sensors = <&wkup_vtm0 6>;
|
|
||||||
|
|
||||||
trips {
|
|
||||||
main4_crit: main4-crit {
|
|
||||||
temperature = <125000>; /* milliCelsius */
|
|
||||||
hysteresis = <2000>; /* milliCelsius */
|
|
||||||
type = "critical";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
@ -1,175 +0,0 @@
|
||||||
// SPDX-License-Identifier: GPL-2.0
|
|
||||||
/*
|
|
||||||
* Device Tree Source for J721S2 SoC Family
|
|
||||||
*
|
|
||||||
* TRM (SPRUJ28 NOVEMBER 2021): https://www.ti.com/lit/pdf/spruj28
|
|
||||||
*
|
|
||||||
* Copyright (C) 2021 Texas Instruments Incorporated - https://www.ti.com/
|
|
||||||
*
|
|
||||||
*/
|
|
||||||
|
|
||||||
#include <dt-bindings/interrupt-controller/irq.h>
|
|
||||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
|
||||||
#include <dt-bindings/soc/ti,sci_pm_domain.h>
|
|
||||||
|
|
||||||
#include "k3-pinctrl.h"
|
|
||||||
|
|
||||||
/ {
|
|
||||||
|
|
||||||
model = "Texas Instruments K3 J721S2 SoC";
|
|
||||||
compatible = "ti,j721s2";
|
|
||||||
interrupt-parent = <&gic500>;
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
|
|
||||||
chosen { };
|
|
||||||
|
|
||||||
cpus {
|
|
||||||
#address-cells = <1>;
|
|
||||||
#size-cells = <0>;
|
|
||||||
cpu-map {
|
|
||||||
cluster0: cluster0 {
|
|
||||||
core0 {
|
|
||||||
cpu = <&cpu0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
core1 {
|
|
||||||
cpu = <&cpu1>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
cpu0: cpu@0 {
|
|
||||||
compatible = "arm,cortex-a72";
|
|
||||||
reg = <0x000>;
|
|
||||||
device_type = "cpu";
|
|
||||||
enable-method = "psci";
|
|
||||||
i-cache-size = <0xc000>;
|
|
||||||
i-cache-line-size = <64>;
|
|
||||||
i-cache-sets = <256>;
|
|
||||||
d-cache-size = <0x8000>;
|
|
||||||
d-cache-line-size = <64>;
|
|
||||||
d-cache-sets = <256>;
|
|
||||||
next-level-cache = <&L2_0>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cpu1: cpu@1 {
|
|
||||||
compatible = "arm,cortex-a72";
|
|
||||||
reg = <0x001>;
|
|
||||||
device_type = "cpu";
|
|
||||||
enable-method = "psci";
|
|
||||||
i-cache-size = <0xc000>;
|
|
||||||
i-cache-line-size = <64>;
|
|
||||||
i-cache-sets = <256>;
|
|
||||||
d-cache-size = <0x8000>;
|
|
||||||
d-cache-line-size = <64>;
|
|
||||||
d-cache-sets = <256>;
|
|
||||||
next-level-cache = <&L2_0>;
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
L2_0: l2-cache0 {
|
|
||||||
compatible = "cache";
|
|
||||||
cache-unified;
|
|
||||||
cache-level = <2>;
|
|
||||||
cache-size = <0x100000>;
|
|
||||||
cache-line-size = <64>;
|
|
||||||
cache-sets = <1024>;
|
|
||||||
next-level-cache = <&msmc_l3>;
|
|
||||||
};
|
|
||||||
|
|
||||||
msmc_l3: l3-cache0 {
|
|
||||||
compatible = "cache";
|
|
||||||
cache-level = <3>;
|
|
||||||
cache-unified;
|
|
||||||
};
|
|
||||||
|
|
||||||
firmware {
|
|
||||||
optee {
|
|
||||||
compatible = "linaro,optee-tz";
|
|
||||||
method = "smc";
|
|
||||||
};
|
|
||||||
|
|
||||||
psci: psci {
|
|
||||||
compatible = "arm,psci-1.0";
|
|
||||||
method = "smc";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
a72_timer0: timer-cl0-cpu0 {
|
|
||||||
compatible = "arm,armv8-timer";
|
|
||||||
interrupts = <GIC_PPI 13 IRQ_TYPE_LEVEL_LOW>, /* cntpsirq */
|
|
||||||
<GIC_PPI 14 IRQ_TYPE_LEVEL_LOW>, /* cntpnsirq */
|
|
||||||
<GIC_PPI 11 IRQ_TYPE_LEVEL_LOW>, /* cntvirq */
|
|
||||||
<GIC_PPI 10 IRQ_TYPE_LEVEL_LOW>; /* cnthpirq */
|
|
||||||
|
|
||||||
};
|
|
||||||
|
|
||||||
pmu: pmu {
|
|
||||||
compatible = "arm,cortex-a72-pmu";
|
|
||||||
/* Recommendation from GIC500 TRM Table A.3 */
|
|
||||||
interrupts = <GIC_PPI 7 IRQ_TYPE_LEVEL_HIGH>;
|
|
||||||
};
|
|
||||||
|
|
||||||
cbass_main: bus@100000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x00100000 0x00 0x00100000 0x00 0x00020000>, /* ctrl mmr */
|
|
||||||
<0x00 0x00600000 0x00 0x00600000 0x00 0x00031100>, /* GPIO */
|
|
||||||
<0x00 0x01000000 0x00 0x01000000 0x00 0x0d000000>, /* Most peripherals */
|
|
||||||
<0x00 0x0d800000 0x00 0x0d800000 0x00 0x00800000>, /* PCIe Core*/
|
|
||||||
<0x00 0x18000000 0x00 0x18000000 0x00 0x08000000>, /* PCIe1 DAT0 */
|
|
||||||
<0x00 0x64800000 0x00 0x64800000 0x00 0x0070c000>, /* C71_1 */
|
|
||||||
<0x00 0x65800000 0x00 0x65800000 0x00 0x0070c000>, /* C71_2 */
|
|
||||||
<0x00 0x6f000000 0x00 0x6f000000 0x00 0x00310000>, /* A72 PERIPHBASE */
|
|
||||||
<0x00 0x70000000 0x00 0x70000000 0x00 0x00400000>, /* MSMC RAM */
|
|
||||||
<0x00 0x30000000 0x00 0x30000000 0x00 0x0c400000>, /* MAIN NAVSS */
|
|
||||||
<0x41 0x00000000 0x41 0x00000000 0x01 0x00000000>, /* PCIe1 DAT1 */
|
|
||||||
<0x4e 0x20000000 0x4e 0x20000000 0x00 0x00080000>, /* GPU */
|
|
||||||
|
|
||||||
/* MCUSS_WKUP Range */
|
|
||||||
<0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>,
|
|
||||||
<0x00 0x40200000 0x00 0x40200000 0x00 0x00998400>,
|
|
||||||
<0x00 0x40f00000 0x00 0x40f00000 0x00 0x00020000>,
|
|
||||||
<0x00 0x41000000 0x00 0x41000000 0x00 0x00020000>,
|
|
||||||
<0x00 0x41400000 0x00 0x41400000 0x00 0x00020000>,
|
|
||||||
<0x00 0x41c00000 0x00 0x41c00000 0x00 0x00100000>,
|
|
||||||
<0x00 0x42040000 0x00 0x42040000 0x00 0x03ac2400>,
|
|
||||||
<0x00 0x45100000 0x00 0x45100000 0x00 0x00c24000>,
|
|
||||||
<0x00 0x46000000 0x00 0x46000000 0x00 0x00200000>,
|
|
||||||
<0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>,
|
|
||||||
<0x00 0x50000000 0x00 0x50000000 0x00 0x10000000>,
|
|
||||||
<0x05 0x00000000 0x05 0x00000000 0x01 0x00000000>,
|
|
||||||
<0x07 0x00000000 0x07 0x00000000 0x01 0x00000000>;
|
|
||||||
|
|
||||||
cbass_mcu_wakeup: bus@28380000 {
|
|
||||||
compatible = "simple-bus";
|
|
||||||
#address-cells = <2>;
|
|
||||||
#size-cells = <2>;
|
|
||||||
ranges = <0x00 0x28380000 0x00 0x28380000 0x00 0x03880000>, /* MCU NAVSS*/
|
|
||||||
<0x00 0x40200000 0x00 0x40200000 0x00 0x00998400>, /* First peripheral window */
|
|
||||||
<0x00 0x40f00000 0x00 0x40f00000 0x00 0x00020000>, /* CTRL_MMR0 */
|
|
||||||
<0x00 0x41000000 0x00 0x41000000 0x00 0x00020000>, /* MCU R5F Core0 */
|
|
||||||
<0x00 0x41400000 0x00 0x41400000 0x00 0x00020000>, /* MCU R5F Core1 */
|
|
||||||
<0x00 0x41c00000 0x00 0x41c00000 0x00 0x00100000>, /* MCU SRAM */
|
|
||||||
<0x00 0x42040000 0x00 0x42040000 0x00 0x03ac2400>, /* WKUP peripheral window */
|
|
||||||
<0x00 0x45100000 0x00 0x45100000 0x00 0x00c24000>, /* MMRs, remaining NAVSS */
|
|
||||||
<0x00 0x46000000 0x00 0x46000000 0x00 0x00200000>, /* CPSW */
|
|
||||||
<0x00 0x47000000 0x00 0x47000000 0x00 0x00068400>, /* OSPI register space */
|
|
||||||
<0x00 0x50000000 0x00 0x50000000 0x00 0x10000000>, /* FSS OSPI0/1 data region 0 */
|
|
||||||
<0x05 0x00000000 0x05 0x00000000 0x01 0x00000000>, /* FSS OSPI0 data region 3 */
|
|
||||||
<0x07 0x00000000 0x07 0x00000000 0x01 0x00000000>; /* FSS OSPI1 data region 3*/
|
|
||||||
|
|
||||||
};
|
|
||||||
|
|
||||||
};
|
|
||||||
|
|
||||||
thermal_zones: thermal-zones {
|
|
||||||
#include "k3-j721s2-thermal.dtsi"
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
/* Now include peripherals from each bus segment */
|
|
||||||
#include "k3-j721s2-main.dtsi"
|
|
||||||
#include "k3-j721s2-mcu-wakeup.dtsi"
|
|
||||||
|
|
@ -9,18 +9,10 @@ F: configs/j721s2_evm_r5_defconfig
|
||||||
F: configs/j721s2_evm_a72_defconfig
|
F: configs/j721s2_evm_a72_defconfig
|
||||||
F: configs/am68_sk_r5_defconfig
|
F: configs/am68_sk_r5_defconfig
|
||||||
F: configs/am68_sk_a72_defconfig
|
F: configs/am68_sk_a72_defconfig
|
||||||
F: arch/arm/dts/k3-j721s2.dtsi
|
|
||||||
F: arch/arm/dts/k3-j721s2-main.dtsi
|
|
||||||
F: arch/arm/dts/k3-j721s2-mcu-wakeup.dtsi
|
|
||||||
F: arch/arm/dts/k3-j721s2-thermal.dtsi
|
|
||||||
F: arch/arm/dts/k3-j721s2-som-p0.dtsi
|
|
||||||
F: arch/arm/dts/k3-j721s2-common-proc-board.dts
|
|
||||||
F: arch/arm/dts/k3-j721s2-common-proc-board-u-boot.dtsi
|
F: arch/arm/dts/k3-j721s2-common-proc-board-u-boot.dtsi
|
||||||
F: arch/arm/dts/k3-j721s2-r5.dtsi
|
F: arch/arm/dts/k3-j721s2-r5.dtsi
|
||||||
F: arch/arm/dts/k3-j721s2-r5-common-proc-board.dts
|
F: arch/arm/dts/k3-j721s2-r5-common-proc-board.dts
|
||||||
F: arch/arm/dts/k3-j721s2-ddr.dtsi
|
F: arch/arm/dts/k3-j721s2-ddr.dtsi
|
||||||
F: arch/arm/dts/k3-j721s2-ddr-evm-lp4-4266.dtsi
|
F: arch/arm/dts/k3-j721s2-ddr-evm-lp4-4266.dtsi
|
||||||
F: arch/arm/dts/k3-am68-sk-som.dtsi
|
|
||||||
F: arch/arm/dts/k3-am68-sk-base-board.dts
|
|
||||||
F: arch/arm/dts/k3-am68-sk-base-board-u-boot.dtsi
|
F: arch/arm/dts/k3-am68-sk-base-board-u-boot.dtsi
|
||||||
F: arch/arm/dts/k3-am68-sk-r5-base-board.dts
|
F: arch/arm/dts/k3-am68-sk-r5-base-board.dts
|
||||||
|
|
|
||||||
|
|
@ -5,6 +5,6 @@ CONFIG_ARCH_K3=y
|
||||||
CONFIG_SOC_K3_J721S2=y
|
CONFIG_SOC_K3_J721S2=y
|
||||||
CONFIG_TARGET_J721S2_A72_EVM=y
|
CONFIG_TARGET_J721S2_A72_EVM=y
|
||||||
|
|
||||||
CONFIG_DEFAULT_DEVICE_TREE="k3-am68-sk-base-board"
|
CONFIG_SPL_OF_LIST="ti/k3-am68-sk-base-board"
|
||||||
CONFIG_SPL_OF_LIST="k3-am68-sk-base-board"
|
CONFIG_DEFAULT_DEVICE_TREE="ti/k3-am68-sk-base-board"
|
||||||
CONFIG_OF_LIST="k3-am68-sk-base-board"
|
CONFIG_OF_LIST="ti/k3-am68-sk-base-board"
|
||||||
|
|
|
||||||
|
|
@ -13,7 +13,7 @@ CONFIG_CUSTOM_SYS_INIT_SP_ADDR=0x80480000
|
||||||
CONFIG_ENV_SIZE=0x20000
|
CONFIG_ENV_SIZE=0x20000
|
||||||
CONFIG_DM_GPIO=y
|
CONFIG_DM_GPIO=y
|
||||||
CONFIG_SPL_DM_SPI=y
|
CONFIG_SPL_DM_SPI=y
|
||||||
CONFIG_DEFAULT_DEVICE_TREE="k3-j721s2-common-proc-board"
|
CONFIG_DEFAULT_DEVICE_TREE="ti/k3-j721s2-common-proc-board"
|
||||||
CONFIG_SPL_TEXT_BASE=0x80080000
|
CONFIG_SPL_TEXT_BASE=0x80080000
|
||||||
CONFIG_OF_LIBFDT_OVERLAY=y
|
CONFIG_OF_LIBFDT_OVERLAY=y
|
||||||
CONFIG_DM_RESET=y
|
CONFIG_DM_RESET=y
|
||||||
|
|
@ -84,8 +84,9 @@ CONFIG_CMD_UBI=y
|
||||||
# CONFIG_SPL_EFI_PARTITION is not set
|
# CONFIG_SPL_EFI_PARTITION is not set
|
||||||
CONFIG_OF_CONTROL=y
|
CONFIG_OF_CONTROL=y
|
||||||
CONFIG_SPL_OF_CONTROL=y
|
CONFIG_SPL_OF_CONTROL=y
|
||||||
CONFIG_OF_LIST="k3-j721s2-common-proc-board"
|
CONFIG_OF_LIST="ti/k3-j721s2-common-proc-board"
|
||||||
CONFIG_SPL_MULTI_DTB_FIT=y
|
CONFIG_SPL_MULTI_DTB_FIT=y
|
||||||
|
CONFIG_OF_UPSTREAM=y
|
||||||
CONFIG_SPL_MULTI_DTB_FIT_NO_COMPRESSION=y
|
CONFIG_SPL_MULTI_DTB_FIT_NO_COMPRESSION=y
|
||||||
CONFIG_SYS_REDUNDAND_ENVIRONMENT=y
|
CONFIG_SYS_REDUNDAND_ENVIRONMENT=y
|
||||||
CONFIG_SYS_RELOC_GD_ENV_ADDR=y
|
CONFIG_SYS_RELOC_GD_ENV_ADDR=y
|
||||||
|
|
|
||||||
Loading…
Add table
Reference in a new issue